미니 10nm부터 삼성, TSMC, 인텔 각 공정 비교표
- Section31
- 조회 수 1430
- 2023.04.05. 23:05
표는 10nm부터 삼성, TSMC, 인텔 3사의 제조공정 스펙을 나타낸 표입니다.
단, 삼성 4nm의 경우 값은 4LPE/4LPP에 대해서만 나타낸 것으로, 4LPP+에 대해서는
아직 알려진 값이 없습니다.
d = 트랜지스터 밀도, 단위는 mm²당 100만개. 예를 들어 d=137은 137MTr/mm²
GP = 게이트 간격(nm)
ICP = 연결부 간격(nm)
** 인텔 4라고 되어 있는 것은 예전에 이름이 '7 nm'(구 7nm) 였습니다.
댓글
13
1등 흡혈귀왕
글쓴이
Section31
흡혈귀왕 님께
2등 ATNT
흡혈귀왕
ATNT 님께
글쓴이
Section31
흡혈귀왕 님께
ATNT
Section31 님께
3등 으헝잇힝으헝
글쓴이
Section31
으헝잇힝으헝 님께
rexteen
글쓴이
Section31
rexteen 님께
polorbear
alsgh97
글쓴이
Section31
alsgh97 님께
2023.04.05. 23:10
2023.04.05. 23:19
https://fuse.wikichip.org/news/6720/a-look-at-intel-4-process-technology/
... 이게 인텔이 네이밍에 줏대가 없어서(...) 헷갈리게 한 장본인으로,
인텔 4가 이름을 바꾸기 전에는 7nm로 알려져 있었고, 이후 스펙이 나온 걸 보면
5nm 공정의 일부로 분류됩니다.
2023.04.06. 00:41
2023.04.06. 00:33
2023.04.06. 00:34
2023.04.06. 00:42
2023.04.06. 04:10
2023.04.06. 08:25
2023.04.06. 09:19
2023.04.06. 09:39
2023.04.06. 09:51
2023.04.06. 17:06
2023.04.06. 17:08
인텔이 5나노가 있었나요??