미니 잡담: 다시 아난드텍 포럼의 2400/2500 루머 살펴보기
- Section31
- 조회 수 735
- 2023.03.20. 23:26
주석: 아래 표에서 2400은 사실상 진짜로 밝혀졌으며, 2500은 루머입니다.
Note: In the table below, CPU core config of Exynos 2400 is currently de facto true, while for Exynos 2500, it is still remaining as rumour.
표는 제가 출처로 달아둔 아난드텍 포럼 포스팅의 링크에서 발견한 루머상 코어 구성을 정리한 것입니다.
보다시피, 엑시노스 2400의 이른바 "한국 포럼들에서 발견한 것들 바탕으로 재인용함"이란 것 치곤
굉장히 적나라하게 코어 구성이 드러났습니다(...).
이게 우연의 일치인지 아니면 어디서 유출이 된 건지 진지하게 의심을 해볼 수 있을 정도(...).
나중에 결국 이게 사실임이 드러났지만 말입니다.
그런데 2500 관련해서도 1+3+2+4 (????) 구성이라고 말하고 있는데,
문제는 그 재인용 출처인 "한국 포럼들"의 링크조차 ???(물음표) 라는 겁니다(...).
어쨌든 여기까지.
삼성이 처음 3GAE로 양산한 ASIC 물량을 고객사에 인계했을 때 발표로는,
3GAE가 5nm 공정 대비** 트랜지스터 밀도 +16%, 퍼포먼스 +23%, 전력소모 -45%라고 합니다.
3GAP는 3GAE 대비 트랜지스터 밀도 +30%, 퍼포먼스 +30%, 전력소모 -50%가 목표라고 합니다.
트랜지스터 게이트 간격은 5LPE~4LPP가 57 nm이고 3GAE는 40 nm입니다.
연결부 간격은 4LPP가 32 nm이고, 3GAE도 동일하게 32 nm입니다.
SRAM 비트셀 면적은 4LPP가 0.0262 μm²이고, 3GAE는 불명입니다.
** 대충 계산해보니 5LPE나 5LPP 둘 중 하나로 짐작됩니다.
2400 -> 2500에서 코어수를 줄일거같지 않으니
저 구성이 저는 꽤나 신빙성 있다고 봅니다.