미니 Zen 4c보니까 D9300 면적도 이해가 갑니다.
- gamma
- 조회 수 985
- 2024.03.13. 16:33
AMD가 이번 ISSCC에서 Zen4c에 대한건 발표했는데 내용보니까 면적에 대한 틀이 많이 깨지네요.
SRAM 구조 최적화만으로 캐시면적 40% 줄고, 코어+L2 면적 35% 줄고, (같은 용량에서) L3 면적 20% 줄고.
대신 클럭은 20% 떨어지는데 대신 소자 특성 개선으로 전력효율은 좋아지고.
하지만 IPC는 똑같고요.
피크 성능 포기하면 얻을 수 있는 면적 이득이 생각보다 상당합니다.
실제로 어떨지 모르겠지만 D9300도 A720에 이런 식의 최적화를 했으면 못 쓸 것도 없지 않을까 싶네요.
N4P+라니까 공정의 도움도 없지는 않았겠지만...
클럭 문제때문에 빅코어에는 쓰기 힘든 방법같기도하고
다이보니까 빅코어-미들코어 면적 차이가 5% 정도인거봐서는 같은 설계에 캐시용량 차이만큼 면적차이가 생긴듯.
댓글
18
1등 RuBisCO
2등 좌지우건
글쓴이
gamma
좌지우건 님께
3등 좌지우건
글쓴이
gamma
좌지우건 님께
좌지우건
gamma 님께
좌지우건
좌지우건 님께
글쓴이
gamma
좌지우건 님께
좌지우건
gamma 님께
글쓴이
gamma
좌지우건 님께
범퀴
propeller
범퀴 님께
범퀴
propeller 님께
Section31
propeller 님께
범퀴
Section31 님께
범퀴
Section31 님께
propeller
Section31 님께
범퀴
propeller 님께
2024.03.13. 16:36
2024.03.13. 16:37
2024.03.13. 16:38
2024.03.13. 16:39
2024.03.13. 16:40
2024.03.13. 16:43
2024.03.13. 16:41
2024.03.13. 16:46
2024.03.13. 16:51
네네 맞는 말씀이죠 저희가 nm 레벨의 디자인에 어떻게 DTCO를 적용했고 했는지 현미경으로 확인 할 수도 없고...
막말로 로직셀 track 옵션별 비중
SRAM셀 옵션 비중 이런건 진짜 만드는사람정보 밖에는 모를거라
자랑질을 통해서 밖에 모르니
논문같은 걸로 밖에 못보는데...
동일 설계자의 이전 세대 대비 코어면적 비교도 발표하긴 했고 성능 향상대비 면적 손해가 상대적으로 작은걸보면 저런 자랑거리들로 추정 할 수 밖에는.. ㅠ
2024.03.13. 16:56
2024.03.13. 16:41
2024.03.13. 16:42
2024.03.13. 16:46
2024.03.13. 16:51
디멘시티 9400 관련해서는 다음과 같습니다.
2024.03.13. 16:53
2024.03.13. 16:53
2024.03.13. 17:02
2024.03.13. 16:58
생각보다 다이면적 상승이 감수할만한 수준이죠. 생각해보면 기존 애플의 스몰코어의 덩치가 A7x대 수준이었던걸 생각하면 못할게 없기도 했었시다. 앞으로도 고사양 제품들은 이런 방향으로 가지 않을까 합니다.