미니 삼성파운드리 변경된 PPA(Power, Performance, Area)
- 흡혈귀왕
- 조회 수 1815
- 2021.07.08. 10:52
삼성파운드리의 경우 5LPE 양산 발표하면서
7LPP 대비 5LPE는
성능 10%
소비전력 20%
면적 25%
향상이다라고 발표했었습니다.
근데 뭐........실제
결과물보면 성능이랑 소비전력은 7LPP에서 전혀 개선이 없는듯한 모습을 보여주었습니다;
(놀랍도록 7LPP랑 5LPE의 전성비가 거의 동일;;)
어찌됬던 저 수치는 사기라는 뜻이되는데;;
그리고 어제자 모회원님이 올려주신 정보로
삼성파운드리는 로드맵 개편과 함께 각 공정 PPA도 명확하게 표시하였습니다.
여기서 굉장히 구체적으로 표시하였습니다.
대상은
ARM Cortex-A57 Sub Block 기준입니다.
꽤나 올드 스쿨(Old School)한 아키텍쳐 기준이지만 전성비가 워낙 구렸던놈이니
비교하기엔 또 적절할수도있겠네요...
저기서 표시된 공정을
7nm = 7LPP
5nm = 5LPE
4nm = 4LPE
라는 가정으로 보겠습니다.
7LPP 기준을 100%로 잡고 정리해보면
5LPE는 7LPP 대비
성능 11%
소비전력 15%
면적 29%
라는 수치가 나옵니다.
성능쪽은 양산 발표때보다 1% 오르긴했는데
소비전력쪽 개선이 20%에서 15%로 다운되버렸습니다...쿨럭;;;
(사실 5LPE 결과물 보면 저 15%도 의심스럽;;)
반대로 면적쪽은 25%에서 29% 개선으로 꽤 유의미하게 올랐습니다.
아무튼 7LPP -> 5LPE의 소비전력 개선은 최초 발표였던 20%에서
15%로 크게 너프먹어버렸습니다.
자아 그럼 4nm쪽을 살펴보겠습니다.
새롭게 개편된 4LPE가 되겠죠?
7LPP 대비
성능 23%
소비전력 30%
면적 46%
라는 수치가 나옵니다.
꽤나 유의미하게 개선된 수치입니다?
이정도면 풀노드급 개선이 확실히 맞게됩니다.
TSMC 쪽 N5랑 N4 상황을 보겠습니다.
TSMC는 기존 1세대 7nm인 N7 대비
5nm인 N5가
성능 13%
소비전력 21%
면적 38%
개선됬다라고 언급됩니다.
참고로 최초 N5 발표시에는
성능 15%
소비전력 30%
면적 38%
였는데 애네들도 은근슬쩍 최종적으론 수치를 낮춰버렸습니다 ㅡㅡㅋ
그리고 N4쪽 이야기를 해보겠습니다.
TSMC 4nm 공정인 N4는 N5 베이스의 하프노드 공정입니다.
대략적인 소비전력과 성능이 살짝 개선되고 칩 면적도 6% 정도 개선된다라고합니다.
현재까지 나온 정보를 토대로 보자면
삼성 7LPP가 적어도 성능은 TSMC의 1세대 7nm ArFi인 N7과 성능이 거의 동일한것으로 보입니다.
N7/N7P 대비 7LPP가 그나마 좀 나은 부분이 있다면 면적이 5~8% 정도 더 작습니다.
아무튼 이 수치를 대입해보면
삼성 4LPE는 TSMC의 N4를 충분히 상대할수있는 만큼 개선이 됬다라는 소리가됩니다.
물론!!!!!!
어디까지나 삼성파운드리에서 주장한 저 PPA가 뻥카가 아니라는 전제하에...ㅡㅡa;;;
근데 반대로말하면 5LPP까정은 7LPP 베이스일것으로 보이는지라 (로드맵 개편되기전의 4LPE?)
조금 시원치않을수도 있습니다 성능이;;
마침 퀄콤 스냅드래곤895가 5LPP로 제조되서 4LPX로 광고한다는 이야기가 돌고있죠...흠;
<정리>
- 이번 개편된 로드맵과 PPA상 5LPE 공정의 경우 소비전력이 최초 발표 대비 20% -> 15% 개선으로 너프먹음
- 새롭게 개편된 4LPE는 7LPP 대비 풀노드급으로 꽤 유의미한 향상치를 보여줌 (성능 23%, 소비전력 30%, 면적 46%)
- 삼성이 저 PPA수치 뻥카를 치지않았다는 전제하에 4LPE는 TSMC N4를 충분히 상대할수도 있을것으로 전망
- 로드맵 개편전의 7LPP 베이스 4LPE를 개명했을것으로 추정되는 5LPP까정은 여전히 시원치 않을수도 있음
- 마침 퀄콤 스냅드래곤895가 5LPP로 제조되고 4LPX로 광고하려고 한다하는데 과연....?ㄷㄷㄷ
4nm에서 어느정도 따라잡고 3nm에서 GAAFET 도입해서 역전했으면 하네요 ㅎㅎ