미니 공정별 성능을 정리해 보고 있는데 숫자가 오락가락 하네요
- 글레이셔폭포
- 조회 수 818
- 2022.04.17. 12:53
삼성은 7나노 파생공정부터, TSMC는 N4부터 자료별로 수치가 널뛰는 것 같아서 어느 장단에 맞춰야 할 지 모르겠습니다. 그리고 iso-power, iso-perf 비교도 아키텍처, 클럭 구간이 제각각이라 그나마 들어맞는 숫자도 얼마나 정확한지 의문이고요..
1) 8gen1(4LPX)과 8gen1+(N4)의 PPA 차이가 얼마나 나는지
# 저 표를 기준으로 판단해 보면 iso-power +15% 정도 나올 것 같은데 실기 벤치마크는 과연...
2) Intel 4에서 트랜지스터 성능이 어떻게 나올지 (-> 메테오레이크 클럭이 어느 정도일지)
3) TSMC N3의 PPA가 어떻게 나올지 (핀펫 끝물이라 10%쯤 오를 것 같은데 N4P랑 비교해서 어떠할지...)
이 3가지 때문에 최신 공정과 차기 공정 성능이 잘 판단이 안 됩니다.
검색을 통해 얻을 수 있는 자료의 대부분이 크게 영양가가 없는 같은 발표 복붙으로 도배돼 있어서 정보를 수집하는 데 너무 오래 걸리는 것 같은데, 혹시 참고할만한 발표 자료/논문이나 (아키텍처 변인 통제가 가능한) 벤치마크가 있을까요?
[참고한 자료]
Intel)
IEDM 2020에서 발표된 EUV 세대 DTCO에 관한 논문:
EUV N -> N+1
인텔 투자자 미팅 발표:
i4 = i7+20%, i3 = i4+18%, i20a = i3+15%, i18a = i20a+10%
TSMC)
N5HPC: N7 +25%
N4P: N4 +6%, N5 +11%
N4X: N4P +4%, N5 +15%
N3: N5 +10~15%, N3 HPC: N5 +15%
삼성은 최근 공정 진척이 시원찮아서인지 정보를 많이 안 풀어서 참고할만한 자료가 부족
(865 vs 888: N7P ~ 5LPE), 4LPE: 수율 문제때문에 제품 편차가 심한 것으로 보임
8gen1은 4lpx로 5nm 리네이밍입니다. 4lpe 아니에요.