미니 CIS 내부 구조와 17nm FinFET 공정 적용에 따른 이점
- 흡혈귀왕
- 조회 수 2800
- 2022.10.14. 22:04
예전부터 관련 내용을 상세히 포스팅을 해보고싶었는데, 기회가 된거같아서 정리해보았습니다.
이미 보신 분들은 아시겠지만 저번달 9월 16일 17nm로 CIS 제조 시 어떤 장점이 있는지에 대해 간단히 글을 올린적이 있습니다.
https://meeco.kr/mini/36034676
필요한 내용은 다있지만 글만 봐서는 크게 와닿지 않을겁니다.
설득력도 많이 떨어지구요.
보는이로 하여금 초고화소 CIS에 대한 단점을 쉴드치는거처럼 보일수도 있습니다.
이부분은 저도 인지하고 있는 부분이라 좀 더 심도있게 다뤄보려고 합니다.
제목처럼 17nm FinFET 공정 적용에 앞서서
CIS 내부 구조 관련해서 이야기를 먼저 해볼까 합니다.
이걸 먼저 다뤄야 FinFET 공정이 적용되었을때
이점을 더욱 명확하게 이해할 수 있을테니깐요.
[CIS는 무엇인가?]
CIS는 CMOS Image Sensor의 약자로
카메라 부품 중 흔히 말하는 "이미지 센서"에 해당됩니다.
카메라 렌즈를 통해 들어온 영상 정보를 감지하고 이를 디지털 신호로 변환하는 장치이고
사람으로 치면 눈의 "망막"에 해당됩니다.
이 CIS 내부 구조에 대해 자세히 살펴보면..
※ ISOCELL GN2 기술발표 자료 첨부
CIS는 보시는거처럼
상판(TOP Chip)으로 불리우는 수광부 기판(일명 APS)과
하판(Bottom Chip)으로 불리우는 로직 기판이 있습니다.
이 둘을 합쳐서 CIS가 완성되는 것이지요..
상판의 수광부 구조를 먼저 살펴보자면
이미지처럼 마이크로 렌즈, 컬러필터, 트랜지스터, 포토다이오드, 아날로그-디지털 컨버터 등으로
구성되어있고 화소 관련된 모든게 상판 수광부 기판에 들어가있다라고 보면됩니다.
다음은 하판의 로직 입니다.
많이들 놓치고 가는 부분인데 CIS에는 이미 하판에 ISP(image signal processor)가 들어가있습니다.
상판의 수광부에서 받은 결과물을 디지털 이미지로 처리해주는게 바로 로직 기판의 역할입니다.
상판이 화소와 관련되서 사실상 메인이지만
작디 작은 모바일 CIS에서 이 로직 성능이 정말 정말 중요합니다.
특히 모바일 CIS는 수광부 픽셀 사이즈가 워낙 작다보니 받은 결과 값을 보정해주는
로직 의존도가 중요해질수 밖에 없습니다.
반대로 판형이 거대한 디지털 카메라용 이미지 센서는 로직 의존도가 낮습니다.
이미 수광판의 픽셀 사이즈가 워낙 거대해서 빛을 워낙 잘받아서 하판 로직은
적당한 성능이면 충분하고 카메라 바디에 ISP칩이 또 별도로 달려있어서 크게 요구되진 않습니다.
다시 모바일 CIS 이야기로 돌아와서
모바일 CIS는 대부분 상판은 65nm 공정으로 제조되고 하판은 28nm 공정으로 제조합니다.
※ ISOCELL GN2의 CIS 다이어그램
위에 언급한 GN2도 그렇구요.
여기서 의문이 들겁니다. "하판은 28nm인데 왜 상판은 65nm지?"
그 이유는 상판은 미세 공정으로 제조할수록 픽셀이 작아지기 때문입니다.
초고화소에 작은픽셀로 CIS를 만들게 아닌이상 상판에 최신 미세 공정을 도입할 이유는 없습니다.
로직 부분은 수광판에서 받은 결과물을 처리하기 위해 현재 기준에선 레거시지만
그나마 더 미세화된 28nm 공정을 쓰는것이구요.
[모바일 CIS에서 성능을 올리는 방법]
그동안 모바일 CIS 추세보면 로직보단 상판 수광부를 개선하는 방식으로
품질을 올려왔습니다.
대표적으로 세 가지 방법이 있는데...
1. 상판의 포토다이오드 설계 최적화 및 신소재 도입
빛을 받는 포토다이오드 설계를 최적화 하거나 신소재를 도입하는겁니다.
대표적으로 삼성 시스템 반도체가 지속적으로 하는 방법입니다.
기존 대비 미세화된 픽셀 포토다이오드에 BDTI가 아닌 FDTI를 도입해서
픽셀 사이즈는 작지만 더 빛을 많이 받게하고 품질을 향상시키는 방식인것이죠
ISOCELL 시리즈가 버전을 업을 할때마다 이론상 이전 버전 대비 빛을 더 많이 받도록
꾸준히 발전 시키고 있습니다.
그리고 최근 가시적인 성과로 나온게
삼성 시스템 반도체가 2022년 ISSCC에서 발표한 신규 64MP 0.56um 입니다.
50MP 0.64um과 비교 시, 비슷하거나 더 나은 품질을 보여준다는 발표였죠.
FinFET Process는 이미지 센서를 위한 좋은 후보입니다!
- 65/14nm 적층 센서 구현에는 몇 가지 장점이 있습니다.
1. 전력 절감
2. 빠른 속도 외
3. 노이즈 감소
전력 예산은 8K 비디오와 200MP 이상의 센서에 매우 중요합니다!
- 아날로그 회로와 디지털 회로 모두에 대해 낮은 전원 공급 전압이 필요합니다.
미래 센서는 머신러닝과 에지 컴퓨팅을 가능니다!
- 센서 상에 주요 영상 신호 처리 기능을 구현할 수 있습니다.
=====================================================
그런 와중에 옴니비전이 200MP 0.56um CIS를 개발하면서
상판을 TSMC 28nm로 제조하고 하판 로직을 TSMC 22nm로 제조해서
성능을 크게 올릴거라는 발표를 했습니다.
초고화소 CIS에서 28nm 로직으로는 재성능을 못내기 때문에 선택한듯합니다.
상판의 경우도 200MP 0.56um으로 작아져서 28nm를 쓴것으로 보이네요.
[삼성의 17nm FinFET LPV 공정 발표 차세대 CIS 로직에 도입]
FinFET으로 CIS 로직을 뽑아낼거란 계획안을 제시한 뒤 시간이 흘러서 삼성은 14nm 베이스의 신규 공정인
17LPV 공정을 발표 합니다.
성능 외적으로 단가부분이 꽤 신경쓰였던것인지 백엔드는 기존 28nm 공정을 그대로 사용하고
프론트엔드는 14nm를 사용하는 공정이 되었습니다.
이덕분에 성능은 성능대로 크게 올리고
단가는 낮출수있었습니다.
노드 표기는 17nm라고 하고있지만, 성능은 발군입니다.
기존 28LPP 공정 대비
소비전력 51% 감소
성능 39% 향상
이란 어마어마한 수치를 기록했습니다.
단순 이 수치만 놓고보면 14LPP 공정보다 더 높은 성능을 보여주고 있습니다.
17LPV Analog Characteristics 그래프를 보면
28LPP랑 비교시 Gm/Gds Gain에서 무려 35배 오르고,
Flicker noise는 80% 향상 되었습니다.
삼성파운드리는 17LPV 공정으로 eMRAM, DDI, CIS Logic를 제조할것이라 했으며
일단 고화소 한정으로는 확실히 독보적인 업체가 될것으로 보입니다.
업계 이야기 들어보면 하이닉스 고화소 CIS 뚜껑 열어보니 많이 별로라는 이야기가 들려와서
"역시 고화소도 해본놈들이 잘하는구나" 라는 이야기가 나오는듯합니다.
고화소랑 미세화는 잘하고있으니 이제 성능을 개선할 타이밍이고 저게 그 해법이 될듯합니다.
그리고 S.LSI는 상판 2층 적층이 아닌 포토다이오드쪽에서 품질을 개선하려는 시도를
계속 하는듯합니다.
특히 엄청 획기적인걸(?) 하고있는듯한데 이거 잘만나오면 꽤 센세이션 할거같습니다.
cis 하나도 모르는데도 설명을 상세하게 써주셔서 재미있게 읽었습니다 ㅎㅎ