미니 잡담: 만약 엑시노스 M6 코어가 개발이 완료되었다면?
- Section31
- 조회 수 986
- 2024.08.23. 20:16
삼성은 지난 2016년부터 "몽구스"(Mongoose)라는 이름의 자체개발 CPU 아키텍처를 2020년까지 썼습니다. 그리고 마지막은 엑시노스 M5 (Exynos M5; 코드네임 라이언[Lion]) 를 사용한 엑시노스 990을 끝으로, 더 이상 자체개발 아키텍처를 쓰지 않고 Arm의 Cortex 코어 시리즈를 사용하고 있습니다.
다만, 5nm 공정 타깃으로 개발하던 엑시노스 M6 (Exynos M6; 코드네임 불명) 의 사양을 전 SARC 소속 엔지니어들이 "Evolution of Samsung Exynos CPU Microarchitecture"(삼성 엑시노스 CPU 마이크로아키텍처의 진화) 논문에서 발표했었습니다.
이에 따르면, 엑시노스 M6 코어는 8-wide 디코더 폭을 가지고 있었으며, 이는 애플 파이어스톰과 동일한 규모입니다. 추가로 128KB L1 명령어 캐시, 128KB L1 데이터 캐시, 2개의 M6 코어가 공유하는 2MB의 L2 캐시와 4MB의 L3 캐시가 있었습니다.
그러나 ROB (재정렬 버퍼; reorder buffer) 사이즈가 256개밖에 안 되어서 애플 파이어스톰의 630개에 비하면 턱없이 작아, 여기서 병목현상이 있을 법합니다. 타깃 클럭은 2.80 GHz였습니다.
어쨌든 추가로, 엑시노스 M6는 데스크톱 및 랩톱 CPU에서 볼법한 SMT (simultaneous multi-threading) 를 채택한 CPU 아키텍처였습니다. 현재, 모바일 SoC에서 SMT를 채택한 최초의 SoC는 타이샨 V120 (Taishan V120)을 탑재한 하이실리콘 기린 9000S 입니다.
따라서, 만약 엑시노스 M6가 그대로 개발이 계속되어 공개되었다면, 이를 적용한 엑시노스 990의 가상의 후속작은 지금의 엑시노스 2100과는 달리 2+2+4 구성을 가졌을 가능성이 높아보입니다. 즉,
1) 빅코어 : 2 x Exynos M6 (~2.80 GHz) -> SMT로 2코어 4스레드
2) 미들코어 : 2 x Cortex-A77 (~2.xx GHz)
3) 리틀코어 : 4 x Cortex-A55 (>2.00 GHz)
이제, 여러분의 의견을 들어보고 싶습니다. 이러한 가공의 엑시노스 2100을 대충 "엑시노스 2100-M"이라고 하겠습니다. 그리고 2021년에 실제로 제품화된 엑시노스 2100을 "엑시노스 2100-C"라고 하겠습니다. 여기서 M은 Mongoose, C는 Cortex입니다. 둘 다 5LPE 공정이라 가정합시다. 즉,
1) "엑시노스 2100-M" : 2 x Exynos M6 (~2.80 GHz) + 2 x Cortex-A77 (~2.xx GHz) + 4 x Cortex-A55 (>2.00 GHz) // 8코어 10스레드 (8C 10T; 4T+2T+4T)
2) "엑시노스 2100-C" : 1 x Cortex-X1 (2.91 GHz) + 3 x Cortex-A78 (2.81 GHz) + 4 x Cortex-A55 (2.21 GHz) // 8코어 8스레드 (8C 8T; 1T+3T+4T)
여러분은 어느 쪽을 선택하시겠습니까?
삼성이 굳이 드랍한 데엔 이유가 있을 거라고 생각합니다.