https://gamma0burst.tistory.com/413218

위의 이차 출처에 따라 정리한 내용은 다음과 같습니다.

1. 삼성 : 엑시노스 2600 / 코드네임 테티스 개발 중.

- 패키지 : BGA1752, FOWLP-PoP

- 패키지 사이즈 : 16.7 x 13.9 (mm)

2. 삼성 : 세인트-D 패키징 개발 기술 이력 감지.

- 세인트-D는 세인트-L, 세인트-S와 같이 3차원 패키징 기술군을 이룸

- 세인트-D : 로직 칩 위에 DRAM 수직 적층

- 세인트-L : 로직 칩 위에 다른 로직 칩 수직 적층(예: SoC 위에 모뎀 칩 적층)

- 세인트-S : 로직 칩 위에 SRAM(캐시 메모리 등등) 수직 적층

3. 삼성 : 2nm HD셀 높이 138 nm.

- TSMC : N3 공정 시리즈 기준, HP셀 높이 169 nm, HD셀 높이 143 nm

4. 구글 : Gchips 개발 팀.

- 구글이 CPU 설계를 직접 한다는 것으로 해석하는 게 맥락상 맞음

- 이는 긱벤치 6에서 감지된 구글 텐서 G5가 Cortex 코어 시리즈를 쓰는 것과 상통

5. 구글 : 텐서 G5 테스트 칩에 대한 삼성 LN03GAP (SF3)으로 테이프아웃 이력 감지.