인텔 파운드리가 미국 샌프란시스코에서 개최된 2024 IEEE 국제전자소자회의(IEDM)에서 반도체 산업의 미래를 혁신할 핵심 기술들을 발표했습니다.

 

새로 공개된 기술들은 칩 내부 상호 연결 개선, 첨단 패키징 솔루션, 게이트-올-어라운드(GAA) 트랜지스터 스케일링 등 차세대 반도체 기술의 주요 과제들을 해결하는 데 중점을 두고 있습니다.

 

인텔 파운드리 기술 연구 총괄 책임자인 산제이 나타라잔 수석 부사장은 이번 발표에 대해 “인텔 파운드리는 반도체 산업의 로드맵을 정의하고 형성하는 데 지속적으로 기여하고 있습니다.”라며, “이번에 공개된 최신 기술들은 미국에서 개발된 첨단 기술을 제공하려는 인텔의 노력을 보여주는 것이며, 미국 칩스CHIPS 법안의 지원을 통해 글로벌 공급망의 균형을 맞추고 국내 제조 및 기술 리더십을 회복하는 데 도움이 될 것입니다.”라고 강조했습니다.

 

칩 내부 상호 연결 개선: 차감 루테늄(Ru) 기술

 

인텔 파운드리는 칩 내부 상호 연결을 개선하기 위해 차감 루테늄(Ru) 기술을 선보였습니다. 이 기술은 박막 저항률과 에어갭을 활용해 상호 연결 스케일링을 크게 발전시킨 새로운 금속화 재료 기술입니다.

 

인텔 연구팀은 연구개발(R&D) 테스트 칩에서 비아 주변에 값비싼 리소그래피 에어갭 배제 구역이나 선택적 에칭이 필요 없는 실용적이고 비용 효율적이며 대량 제조 호환 차감 루테늄 통합 공정을 에어갭과 함께 처음으로 시연했습니다.

 

에어갭을 적용한 차감 루테늄 기술 구현을 통해 25나노미터(nm) 이하의 피치에서 라인 간 커패시턴스를 최대 25%까지 줄일 수 있음을 확인했습니다. 이는 촘촘한 피치 레이어에서 기존 구리 다마신을 대체할 수 있는 차감 루테늄 기술의 이점을 보여주는 결과입니다. 인텔 파운드리는 이 기술을 미래 노드에 적용할 계획입니다.

 

첨단 패키징 솔루션: 선택적 레이어 전송(SLT) 기술

 

인텔 파운드리는 첨단 패키징 분야에서 칩 간 조립 속도를 최대 100배 향상시킬 수 있는 선택적 레이어 전송(SLT) 기술을 발표했습니다.

 

이기종 통합 솔루션인 SLT 기술은 기존 칩-웨이퍼 본딩 방식보다 훨씬 얇은 칩렛을 더욱 유연하게 만들어 다이 크기를 줄이고 종횡비를 높일 수 있습니다. SLT 기술을 통해 기능 밀도를 높이고 한 웨이퍼에서 다른 웨이퍼로 특정 칩렛을 하이브리드 또는 퓨전 본딩할 수 있는 보다 유연하고 비용 효율적인 솔루션을 구현할 수 있습니다.

 

인텔 파운드리는 이 기술이 AI 애플리케이션에 특히 효율적이고 유연한 아키텍처를 제공할 것으로 기대하고 있습니다.

 

게이트-올-어라운드(GAA) 트랜지스터 스케일링

 

인텔 파운드리는 GAA 트랜지스터 스케일링을 위한 두 가지 핵심 기술을 선보였습니다. 첫 번째는 6nm 게이트 길이의 실리콘 리본펫 CMOS 트랜지스터 기술입니다. 이 기술은 업계 최고 수준의 단채널 효과와 공격적으로 스케일링된 게이트 길이 및 채널 두께에서 뛰어난 성능을 제공합니다.

 

인텔 파운드리는 이 기술이 무어의 법칙의 핵심 기반인 게이트 길이 스케일링을 지속할 수 있는 길을 열어줄 것으로 전망했습니다. 두 번째는 스케일링된 GAA 2D FET용 게이트 산화물 기술입니다.

 

인텔 파운드리는 CFET을 넘어 GAA 혁신을 가속화하기 위해 게이트 길이를 30nm까지 스케일링한 GAA 2D NMOS 및 PMOS 트랜지스터 제조 기술을 개발했습니다. 특히 게이트 산화물(GOx) 모듈 개발에 중점을 두고 연구를 진행했습니다.

 

인텔 파운드리는 이 연구를 통해 첨단 트랜지스터 공정에서 실리콘을 대체할 수 있는 미래 소재로 주목받는 2차원(2D) 전이 금속 디칼코게나이드(TMD) 반도체에 대한 업계의 연구를 가속화할 수 있을 것으로 기대하고 있습니다.

 

차세대 반도체 기술: 300mm GaN 기술 및 미래 비전

 

인텔 파운드리는 실리콘보다 높은 성능을 제공하고 더 높은 전압과 온도를 견딜 수 있는 전력 및 무선 주파수(RF) 전자 제품을 위한 새로운 기술인 300mm 갈륨 나이트라이드(GaN) 기술 연구도 지속적으로 추진하고 있습니다.

 

이 기술은 300mm GaN-on-TRSOI("트랩이 풍부한" 실리콘-온-인슐레이터) 기판에 제작된 업계 최초의 고성능 스케일링된 향상 모드 GaN MOSHEMT(금속 산화물 반도체 고전자 이동도 트랜지스터) 기술입니다. GaN-on-TRSOI와 같은 고급 엔지니어링 기판은 신호 손실을 줄이고 신호 선형성을 개선해 RF 및 전력 전자 제품과 같은 애플리케이션에서 더 나은 성능을 달성할 수 있으며, 후면 기판 처리를 통해 고급 통합 방식을 가능하게 합니다.

 

이어 인텔 파운드리는 보다 에너지 효율적인 AI를 향한 향후 10년을 주도하기 위해 다음과 같은 세 가지 주요 혁신 추진 방향을 제시했습니다.

 

- 용량, 대역폭 및 지연 시간 병목 현상을 제거하기 위한 고급 메모리 통합

- 상호 연결 대역폭 최적화를 위한 하이브리드 본딩

- 해당 연결 솔루션을 통한 모듈식 시스템 확장

 

인텔 파운드리는 1조 트랜지스터 시대를 위한 지속적인 트랜지스터 스케일링을 위해 300밀리볼트 미만의 초저전압 작동이 가능한 트랜지스터 개발이 중요하다고 강조했습니다. 이런 트랜지스터는 증가하는 열 병목 현상을 해결하고 에너지 소비 및 열 방출을 크게 개선하는 데 도움이 될 것으로 기대되고 있습니다.