IBM은 최근 글로벌 반도체 장비 기업 도쿄일렉트론(Tokyo Electron, TEL)과 함께 300mm 실리콘 웨이퍼에 3D 적층 기술을 적용할 수 있는 공정을 세계 최초로 개발했다고 1일 밝혔다.IBM은 칩 적층 방식이 제조 방식을 간소화할 수 있을 것으로 기대한다. 칩 적층 방식은 현재 고대역폭 메모리 생산과 같은 하이엔드 오퍼레이션에만 적용되고 있으나, 특정 부피에 포함될 수 있는 트랜지스터의 수를 늘리는데 도움이 되기 때문에 잠재성이 큰 기술이다.칩 적층 방식을 위해서는 실리콘 레이어 간의 수직적 연결이 필요하다. 이를


기사 더 읽기