미니 TSMC, 로드맵 업데이트 @ 2023 technology symposium
- 좌지우건
- 조회 수 3373
- 2023.04.27. 18:45
- 로드맵
- N3 패밀리
1) N3E
공정단순화를 통한 EUV 마스크 사용 수 개선 : 최대 19(1세대 N3의 경우 최대 25)
@ Anadtech
2) N3P : 2024년 하반기에 생산에 들어갈 예정
N3E 대비 동일한 누설에서 5% 더 빠른 속도, 동일한 속도에서 5~10% 전력 절감, 1.04배 더 높은 칩 밀도
optical shrink를 통한 면적 감소 (Like N4), 따라서 N3E의 DR공유 @ Anadtech
3) N3X : HPC 애플리케이션을 위한 성능과 최대 클럭 주파수를 우선시
1.2V의 드라이브 전압 제공
N3P 대비 5% 더 빠른 속도를 제공
칩 밀도는 N3P와 동일
2025년에 양산 예정
4) N3AE & N3A
2023년에 출시
오토 얼리(Auto Early)
N3E 기반의 오토모티브 프로세스 디자인 키트(PDK)를 제공
2025년에 완전한 오토모티브 인증을 받은 N3A 프로세스로 이어질 예정
5) N3S
기존 로드맵에서 N3 패밀리의 칩밀도 상향 파생노드로 이야기되었으나 이번 발표에서 언급 없음
- N2 패밀리
1) N2
2025년 생산을 목표
N3E 대비 최대 15% 속도 향상, 동일한 속도에서 최대 30% 전력 절감, 1.15배 이상의 칩 밀도 향상 제공
(칩밀도 향상의 경우 작년 1.1배 대비 추가 진전 @ Anadtech)
HVM에 진입하기 2년 전부터 목표 성능의 80% 이상을 달성하고 있으며, 256Mb SRAM 테스트 IC의 평균 수율은 50%를 이상 @ Anadtech
2) N2P @ Anandtech
BSPDN 제공
2026년 생산 준비, 2027 상용화 예상
공식적인 PPA 개선수치 언급 X
업계 루머에 따르면 single digit 성능개선 double-digit 칩밀도 개건
3) N2X @ Anandtech
N2 패밀리의 HPC 향 공정
더 높은 구동전압 및 클럭제공 예상
구체적인 정보 없음
- RF
N4PRF : 2021년에 발표한 N6RF 기술을 넘어
WiFi 7 RF 시스템 온 칩과 같은 디지털 집약적 RF 애플리케이션을 위한 공정으로 개발 중
N6RF에 비해 동일한 속도에서 1.77배 더 높은 로직 밀도와 45% 더 낮은 로직 전력을 지원
- 패키징
1) Advanced Packaging
최대 6배 레티클 크기(~5,000mm2)의 RDL 인터포저를 갖춘 칩 온 웨이퍼 온 서브스트레이트(CoWoS) 솔루션을 개발 중
12 스택의 HBM 메모리를 수용 가능
2) 3D Chip Stacking(SoIC-P)
SoIC(시스템 온 칩) 솔루션의 마이크로범프 버전
기존 HPC향 범프리스 솔루션인 SoIC-X를 보완
3) Design Support(3Dblox™ 1.5)
TSMC는 3D IC 설계의 장벽을 낮추기 위해 개방형 표준 설계 언어의 최신 버전인 3Dblox™ 1.5를 출시
3Dblox™ 1.5는 자동 범프 합성을 추가하여 설계자가 수천 개의 범프가 있는 대형 다이의 복잡성을 처리하고 설계 시간을 수개월 단축할 수 있도록 지원
- 2나노 이후
; 나노시트 구조 이후 NMOS/PMOS를 수직으로 적층하는 CFET 구조 고려 중
(routing과 공정의 복잡성을 고려 할 때 칩밀도 개선은 2~5로 예상)
; CFET 이후 카본나노 튜브나 2D 물질과 같은 물질의 변화를 통해 미래기술 개발
출처
댓글
자동차에 N3는 너무 고스펙인것 같은데 준비를 딱 해 놨네요