4 공정 비교 차트

Leksa
조회 수 658
2019.06.08. 20:24

일단 이 사이트가 주장한 TSMC N5의 밀도는 173.1mm2 입니다만...

제목 없음2.png

� �
67899981

		11
				
1등연어도살자
		2019.06.08. 20:38					
트랜지스터 밀도가 뒤쳐지네요 

					[연어도살자]님의 댓글을 신고합니다.
					취소
					신고
					
2등특이점
		2019.06.08. 20:40					
이게 확실하진 않은걸로 아는데 아무튼 3gae/3gap 때 본격적인 도전을 한다고

					[특이점]님의 댓글을 신고합니다.
					취소
					신고
					
3등다물
		2019.06.08. 23:46					
7->5 라면 밀도가 2배는 되야할텐데...

					[다물]님의 댓글을 신고합니다.
					취소
					신고
					
ARMCC
						 다물 님께
				
		2019.06.08. 23:54					
7LPP와 4LPE간 양산 일정 차이가 불과 1년 입니다....  1년만에 1.43x 밀도향상은 딱 알맞은 수준이죠.  

					[ARMCC]님의 댓글을 신고합니다.
					취소
					신고
					
다물
						 ARMCC 님께
				
		2019.06.09. 23:58					
기간이 아니라 명칭이 잘못되었다고요.
7LPE, 7LPP, 7LPU... 하는 식으로 이름을 계속 만들어야 하는데,
7, 6, 5, 4로 숫자를 계속 줄이다보니 오류가 발생했다는거죠.

					[다물]님의 댓글을 신고합니다.
					취소
					신고
					
ARMCC
						 다물 님께
				
		2019.06.10. 00:52					
명칭 자체가 별 의미가  없어졌다는 이야기입니다...   22나노 까지야 인텔이 총대메고 사실상의 기준점을 마련해 줬는데...   
20나노 이후부터는 파운드리간 공정경쟁이 격화되고 공정명칭 주도권도 파운드리가 쥐고 가다 보니까 그냥 2년 주기로 줄일 수 있들 만큼만 줄이고 그걸 풀노드라고 퉁치는 분위기로 돌아버렸죠.

					[ARMCC]님의 댓글을 신고합니다.
					취소
					신고
					
갤텐을쓰는겁니다
						 다물 님께
				
		2019.06.09. 01:57					
그공식 이제 안통합니다, 한참됐어요.

					[갤텐을쓰는겁니다]님의 댓글을 신고합니다.
					취소
					신고
					
다물
						 갤텐을쓰는겁니다 님께
				
		2019.06.09. 23:59					
그래서 인텔 10nm가 출시되도 삼성, TSMC 7nm보다 1세대 뒤쳐진다고 하는 기사 많더라고요.

					[다물]님의 댓글을 신고합니다.
					취소
					신고
					
아직도이러고사니
						 다물 님께
				
		2019.06.09. 08:52					
전혀요.

					[아직도이러고사니]님의 댓글을 신고합니다.
					취소
					신고
					
써키브레이커
						 다물 님께
				
		2019.06.09. 09:40					
인텔이 그러다가 10나노에서....

					[써키브레이커]님의 댓글을 신고합니다.
					취소
					신고
					
dlwlrma
		2019.06.09. 03:09					
7나노 6나노는 밀도빼고 거의 판박이 수준이네요.. 사실 6나노자체가 7나노개량공정이긴하지만

					[dlwlrma]님의 댓글을 신고합니다.
					취소
					신고