저번에 잠시 나왔었던 루머와는 달리 1 물리코어당 4 논리코어 사용X  현행 그대로 코어당 smt 2개

또한 메모리 인터페이스는 그대로 ddr4

L3캐시는 4코어(ccx)단위로 공유하던걸 8코어(칩렛?)단위로 공유로 바뀌었네요.

마지막은 칩렛단위로 공유하는것같긴한데 희망회로를 심하게 돌리면 ccx단위가 4코어가 어니라 8코어일지도?!

설계가 확실리 달라져서 젠2+로 불리기엔 변경점이 좀 크긴합니다. 그래서 젠3로 명칭되었군요