아시다시피 Zen3는 Zen2 발표때 로드맵만해도

7nm+로 표기하고 있었습니다.

 

이로인해 다들 EUV가 적용된 TSMC N7+ HPC 공정을 쓸것이다라고 짐작했습니다.

하지만 TSMC는 실적 발표등에서 N7+은 스쳐지나가는 공정이며 매출 비중도 낮고 고객도

적을거다라는 발언으로 정말 N7+이 맞는가에 의구심이 들던 찰나...

 

 

 

어느순간 Zen3는 로드맵에서 7nm+이 아니라 7nm로 표기하기 시작했습니다.

이때부터 Zen3는 기존 Zen2처럼 N7 HPC를 그대로 쓰는게 아닐까란 소리가 나왔었죠.

 

그리고 실제 N7 HPC 공정을 그대로 사용했습니다.

 

 

 

하지만 공정을 동일하게 했음에도 Zen2 대비

클럭을 200MHz 이상 올리고, IPC 21% 상승의 쾌거를 이루어냈습니다.

이와중에 I/O다이는 아예 Zen2때 쓰였던 12nmLP짜리를 그대로 재탕했음에도 최대 1:1 4000MHz 이상으로

200MHz 올렸습니다.

 

 

 

 

그리고 이와중에 Zen4는 아직 설계 완료전이고 2022년 출시로 예상되고있고

2021년 Zen3기반 Warhol 즉 리프레시(Zen3+)이 나올거다라는 로드맵이 유출됬습니다.

 

Warhol을 살펴보면

 

Zen3기반

PCI-E4.0 지원

7nm공정

 

이라고 표기하고 있습니다.

코드명이 별도로 베르미르가 아닌 워홀이라고 표시하는거보면 XT모델은 아니고

Zen3기반에 리프레시 칩으로 추정할수있습니다.

 

공정이 여전히 7nm라고 표기하고 있지만 이는 실제 발표 및 출시로 달라질수도 있습니다.

 

 

 

초창기 Zen시리즈 로드맵에서 Zen+의 경우 14nm+로 공정을 표기했고

심지어 Zen+도 아닌 Zen의 14nm+버전으로 표시했다가

 

실제 발표 출시때

Zen+에 12nmLP 공정으로 명했습니다.

 

 

 

이런거보면 Warhol도 실제 공식 발표땐

Zen3가 아닌 Zen3+로 발표할 가능성이 높아보입니다.

 

 

 

 

그렇다면 무엇이 달라졌을까요?

제일 간단하게 예상해볼수있는게

 

 

1. CCD 공정 개선과 코어 최적화로 스톡 클럭, 레이턴시 향상

2. cIOD 공정 개선과 IF클럭, 램 오버 클럭 향상

 

 

등등입니다.

 

 

Zen3의 CCD는 Zen2와 같은 N7 HPC를 썼는데 공정을 재탕한 덕분에 나름 장점도 생겼습니다.

바로 같은 PDK를 쓰는 N7P HPC나 N6 HPC로 재설계 없이 쉽게 마이그레이션 전환이 가능합니다.

 

특히 N6의 경우 백엔드에 SDB 도입으로 N7/N7P 대비 셀 면적이 10% 감소되고 트랜지스터 밀도는 18% 향상

되었습니다. 게다가 EUV까지 쓰여서 높은 성능과 소비전력을 기대할수있죠.

 

 

당장 N7 HPC인 Zen3가 5950X에서 PBO시

싱글 부스트 5.05GHz, 올코어 부스트 4.6GHz으로 싱글 부스트 한정으로 5.0GHz를 돌파했습니다.

 

Warhol이 N7P HPC나 N6 HPC로 나올시 싱글 부스트 클럭이

인텔 14nm++마냥 5.3GHz를 바라볼수있을겁니다.

올코어 클럭이 5.0GHz 가능해질테구요. (현재 Zen3 오버는 4.7GHz정도)

 

 

제일 베스트는 N6 HPC 공정을 쓰는걸겁니다.

가뜩이나 Zen3는 Zen2 대비 다이면적이 소폭 상승했습니다.

N6 HPC로 마이그레이션한다면 SDB로 인해 10% 면적이 감소하니 다시 Zen2 CCD수준으로 면적을

줄일수있다는것이죠.....

 

cIOD 개선의 경우 글로벌파운드리에서 최근 발표한 12nmLP+ 공정을 써서

IF클럭과 램 오버 클럭 모두 향상을 노려볼수 있을겁니다.

 

 

 

 

<요약>

1. Zen3는 Zen2 발표때까지만해도 7nm+로 표기해서 EUV도입된 TSMC N7+ HPC쓸것으로 예상

 

2. 하지만 최신 로드맵부터 스리슬적 7nm로 바뀌더니 실제 Zen2와 같은 TSMC N7 HPC ArFi 사용

 

3. 5나노 Zen4는 2022년 출시로 전망되고 2021년 Warhol이라는 데스크탑 CPU 출시 예상

 

4. 유출에서 Warhol은 Zen3, PCI-E4.0, 7nm의 스펙으로 표기

 

5. Zen+가 초기 Zen 로드맵에서 Zen+이 아닌 Zen 14nm+이라고 표기 후 정작 발표때 Zen+ 12nm라고한걸

고려시 Warhol의 경우도 발표때 Zen3+라 칭하고 공정도 다를 가능성도 있음

 

6. 마침 Zen3가 Zen2와 같은 N7 HPC공정을 쓴덕에 같은 PDK인 N7P HPC나 N6 HPC로 재설계 없이

쉽게 마이그레이션 전환 가능

 

7. 6나노인 N6의 경우 SDB도입으로 기존 N7/N7P 대비 면적 10% 감소, 밀도 18% 향상에 EUV를 도입해서

성능과 소비전력 개선

 

8. Zen3 CCD가 마침 Zen2 CCD 대비 다이 면적이 소폭 상승했기에 N6 사용시 다이면적 Zen2 수준 이상으로 감소가능

 

9. Zen3가 5950X PBO기준 싱글 부스트 5.04GHz, 올코어 부스트 4.6GHz 터지니 N7P나 N6공정 사용시

인텔 14nm++마냥 싱글 부스트 5.3GHz, 올코어 부스트 5.0GHz PBO 기대해볼수도 있을듯

 

10. cIOD도 12nmLP에서 12nmLP+로 개선시 IF클럭과 램 오버 클럭 모두 개선가능

 

 

 

 

개인적으로 AM4 소켓 유지하면서 (500시리즈 보드 한정으로만 지원)

TSMC N6 HPC 공정으로 나와주었음 좋겠네요....

 

N6 HPC면 2022년 엘더레이크가 나오더라도 Warhol만으로도 더 나은 공정이게됩니다.

인텔 10나노의 경우 어디까지나 비슷한 밀도인건 타사 7나노 기준인거고 6나노 부턴 기존 7나노 대비

면적이 10% 감소하고 밀도도 18% 올르고 무엇보다 EUV도 쓰였으니 공정에 있어선 Zen4까정 갈것도 없이

 

Warhol이 6나노면 여기서도 상대 가능할듯하네요....