적어도 당시에는/아마 지금도 수율이 영 재미가 없는지 대체용 여유분을 칩에 넉넉히 깔아두고 테스트&패키징 단계에서 일정 범위 내의 불량을 복구하는 전략을 취했더군요...

이전 세대에서는 코어 불량만 재활용이 가능했는데 이번에는 메모리, PCIe, EMIB 블럭 또한 복구가 가능하도록 설계했다고 합니다.

메모리 - Repairable

PCIe - South die 한정 선택적 비활성화를 통해 대체 가능. 풀칩 PCIe 스펙이 128(8x16)레인인데 그 중 한 블럭을 DMI용으로 쓴다 하더라도 112레인이나 실제 제품은 80레인으로 나오는 데는 이러한 이유가 있는 것 같습니다.

EMIB - 16레인당 1레인 꼴로 예비 레인 존재. 테스트 과정에서 수리 가능

인텔 엔지니어 링크드인 발 정보에 따르면 defect density를 0.4 per sq.cm 밑으로 줄였다고 하는데 (*TSMC N5가 0.1 정도, 안정화된 N7, N6의 경우 그보다 더 낮은 수준) 수율이 이익은 그럭저럭 낼 수준이나* 아직까지는 그리 높지는 않아보이네요

*커피레이크 당시 단순 실리콘 다이 하나당 생산단가는 10~15달러 선이라는 분석을 어디서 봤는데 그걸 기반으로 한 개인적인 추측입니다.

12900KS같이 잘 뽑힌 칩은 5.5GHz까지 찍는데 12세대 칩 전반적으로 클럭이 약간 낮아보이는 데는 그런 배경도 있지 않을까 싶습니다.