삼성 3나노로 채굴칩을 만든다는 소식은 많이 알려졌는데

http://it.chosun.com/m/svc/article.html?contid=2022062902522

 

이번 삼성 오피셜을 보면 그럴만 한게

삼성의 오피셜에 따르면

 

삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소

https://news.samsung.com/kr/%ec%82%bc%ec%84%b1%ec%a0%84%ec%9e%90-%ec%84%b8%ea%b3%84-%ec%b5%9c%ec%b4%88-3%eb%82%98%eb%85%b8-%ed%8c%8c%ec%9a%b4%eb%93%9c%eb%a6%ac-%ec%96%91%ec%82%b0

 

한편 4나노 오피셜 정보는

https://meeco.kr/mini/32647120

 

 

 

 

- 3나노 1세대

5나노 대비

전력 45% 감소

성능 23% 증가

면적 16% 감소

 

- 4나노

5나노 대비

전력 16% 감소

성능 11% 증가

면적 24% 감소

 

3나노 1세대와 4나노를 비교해보면

면적감소분은 3나노에서 오히려 작고(3나노보다 작은 4나노???)

성능 증가와 전력 감소는 3나노에서 큽니다 특히 전력 감소가 매우 탁월합니다.

 

그리고 실제 3나노 1세대로 추정되는 웨이퍼 사진을 보면

https://m.betanews.net/article/1336425

 

12인치 웨이퍼 길이와

가로 세로 최대 칩 갯수를 고려해보면 대략적인 칩의 사이즈가 나오는데

여러 분석으로 알려진 플래그쉽 AP들의 칩크기 수준 대비 칩크기가 작습니다.

 

즉 칩크기는 작지만 (면적 감소분이 작아도 OK)

채굴하는데 전력 감소가 필수적인(전력 감소분이 큰 공정이면 Good)인 채굴칩에게

 

3나노 1세대 공정은 잘 어울리는 공정 같습니다.