AP 성능 불만은 나오지 않았을겁니다.

 

5LPE의 경우 원래 성능 목표가

7LPP 대비

- 성능 10%

- 소비전력 20%

- 면적 25% (25%는 아마 1fin 라이브러리 기준으로 실질적으론 18% 감소 정도?)

 

입니다.

 

TSMC N5 공정의 경우

 

N7 대비

- 성능 13%

- 소비전력 21%

- 면적 38%

 

로 향상되었습니다.

 

여러 성능 비교 수치에서 7LPP=N7 동일 성능이니

 

5LPE는 원래라면

N6과 N5 사이 성능에 N5쪽에 좀 더 가까운 성능이었으야했는데

N6만도 못한 수준이 되버려서 엑시2100과 스냅888이 그 모양된거죠....

 

그리고 4LPX와 4LPE에서 동일한 실수를 해버렸구요...

 

 

 

1차 실수는 7LPP 타겟 성능을 너무 높게 잡아버린것과

그런 7LPP 베이스로 공정을 만들다보니 같은 문제가 계속 발생했겠죠.

 

인텔도 10나노 한번 잘못만들고 계속 삽질했었다가 인텔7로 리네이밍하고나서야

그으으으아나마 써먹을 수준까진 되었지만 여전히 TSMC N7보다는 성능이 떨어져보입니다.

 

 

최근 인텔도 인텔4 공정 삽질 이야기가 스멀스멀 들리는거보면

EUV 초미세 공정이 정말 빡새긴한가봅니다.