10나노 대에서도 수율이 안 나온다고요?

로직은 나노 표기법이 4나노 5나노 이러는거지 실제 선폭 보면 DRAM도 그것 못지않게 미세합니다. 

오 그렇군요. 저는 왜 디램은 나노 낮추기가 어렵다는걸까 했는데 그럼 선폭 때문에 그런 건가요?

애초에 20나노 이후로 로직에서의 미세화는 channel length 건드는게 아니라 어떻게 해서든 cell 간 간격을 좁힌다던지, driving force를 강하게 만든다던지 이런 방식으로 scaling을 "모사" 한것인데 

DRAM은 원래부터 cell들이 가득가득 차있는데다가 CAP 옹량과 leakage를 유지해야 하기 때문에 미세화가 힘든거죠. 조금씩 점진적으로 peri 성능을 올린다던지 설계로 최적화를 한다던지 하는거죠.

그렇군요! 감사합니다.

그렇죠. 디램쪽은 규격에 턱걸이 해도 되니까 원가를 가장 낮게 만드는게 기술력이죠.

오버하는 사람들한테는 아쉽긴 하지만 전체 규모로 보면 비중이 아주 작으니까요.

그래서 삼성이 일반 유저들한테 램을 직접 유통하는것도 아니고 반대로 생각하면 b2b쪽에서는 불만이 없다면 생산량과 판매량을 생각해볼때 상대적으로 다른제조사가 b2b에 물량을 못팔아서 일반 유저들쪽으로 풀린다고도 볼수 있죠. 물론 삼성같은 회사가 b2b b2c둘다 수율이나오면 제일 좋지만 역시 가면갈수록 생산 난이도가 높아지니까요.

오버수율 말고 엑시노스2200 수율 30% 할 때 그 수율이요. 말씀하신대로 D램은 상품성보단 생산성이 중요한 시장이지만, 그 생산성 관점에서의 알파급노드 수율이 끔찍해서 여태까지 Ramp Up을 못하고 있습니다.

첨부한 그래프에 나와있는것처럼 마이크론은 벌써 생산 물량의 반이 알파급 공정인데 삼성은 5% 수준이죠.

저게 전체 생산량의 비율이지 생산 수율을 대변하기 힘들죠 말그대로 생산 비중인거죠. 수율이 안좋아도 많이 생산하면 비율은 늘어납니다. 무슨말하시는지 알겠지만 그런 수율 생산량정보는 기업 기밀이라서 저런 정보로는 판단 불가능이고 주로 국내에서 말하는 수율 문제는 오버 클럭 관련입니다.

D램에선 미세 공정이 비용 면에서나 성능 면에서나 이전 공정보다 우월하니 생산에 문제가 없고 품질 검증, 인증이 완료되면 선단 공정으로 안 넘어갈 이유가 없어서요. 그리고 제가 현직은 아니지만 들리는게 그래도 좀 있죠. 디일렉에서도 꽤 언급된 부분일겁니다.