- 삼성은 10년 하반기에 도입될 것으로 예상되는 3D DRAM에 대한 계획의 개요를 설명했습니다. 삼성은 Memcom에서 최초의 3D DRAM 노드가 몇 년 남지 않았다고 밝혔습니다. 

- 삼성전자는 1세대 10nm 이하 공정 기술을 시작으로 수직채널트랜지스터(VCT)를 적용한 D램을 채택할 계획입니다. 삼성전자가 멤콤에서 시연한 슬라이드는 삼성전자의 실제 로드맵을 반영한 것입니다. 수직채널트랜지스터는 전도성 채널이 소자 몸체를 이루는 얇은 실리콘 '핀'에 의해 감싸지는 일종의 핀펫(FinFET)일 수 있습니다. VCT는 게이트 물질이 전도성 채널을 사방에서 감싸는 GAA 트랜지스터일 수도 있습니다. 

- 삼성의 최신 D램 생산 노드는 2023년 중반에 선보인 5세대 10nm급(12nm) 기술이기 때문에 1세대 10nm 이하의 D램 생산 공정은 2세대 앞으로 다가왔습니다. 삼성은 10nm급 생산 노드 2개를 추가로 준비하고 있으며, 10년 하반기에 1세대 서브 10nm 노드가 등장할 예정입니다. 일반적으로 D램에 3D 트랜지스터를 도입하는 것은 4F^2 셀 설계를 달성하는 것과 관련이 있으며, 이는 제조 비용 측면에서 역대 가장 효율적인 메모리 셀 레이아웃 중 하나로 간주됩니다. 

- 웨이퍼 팹 툴의 선두 제조업체인 도쿄일렉트로닉은 VCT와 4F^2 셀 디자인을 특징으로 하는 D램이 2027년에서 2028년 사이에 등장할 것으로 예상하고 있습니다. 도쿄일렉트로닉은 VCT 기반의 D램을 만들려면 메모리 제조업체들이 커패시터와 비트라인에 대한 새로운 재료를 채택해야 할 것으로 보고 있습니다. 

- 삼성은 적층형 DRAM 공정 기술을 2030년대 초에 채택할 계획이며, 이를 통해 지금으로부터 약 10년 후에 메모리 장치의 밀도를 눈에 띄게 높일 수 있을 것입니다.