TSMC의 N2 제조 기술은 기존 N3E 제조 프로세스에 비해 상당한 발전을 제공할 전망이라고 탐스하드웨어가 보도했습니다. 예상 성능은 10%에서 15%까지 향상되고 전력 소비는 25%에서 30%까지 감소합니다.

TSMC의 N2 제품군은 기본 N2, 성능이 향상된 N2P, HPC 지향 N2X 등 최소 3개의 노드를 포함할 것으로 예상됩니다. TSMC의 모든 N2 공정 기술은 칩 제조업체가 성능을 높이기 위해 채널 폭을 늘리거나 줄여서 전력 소비를 줄일 수 있도록 하는 GAA(Gate-All-Sheet) 나노시트 트랜지스터에 의존할 것입니다.

TSMC의 NanoFlex 기술을 통해 칩 설계자는 다양한 라이브러리의 표준 셀을 동일한 블록 내에서 혼합하고 매칭하여 칩 성능, 전력 및 면적 특성을 최적화할 수 있습니다.

TSMC는 전력 전달 안정성 향상을 위해 후면 전력 전달 네트워크를 제거하고 초고성능 금속-절연체-금속(SHPMIM) 커패시터를 통합하는 등 N2P 제조 기술의 일부 기능을 수정했습니다.