대만 파운드리 업체인 TSMC가 FOPLP(Fan-Out Panel Level Packaging) 개발 팀을 구성하고 미니 라인 구축을 계획 중인 것으로 알려졌습니다. 이는 TSMC가 기존 방식에서 벗어난 새로운 첨단 패키징 방식을 준비 중인 것으로 해석됩니다.

FOPLP는 저렴한 생산 비용과 대형 패키지 크기 등의 장점을 제공하는 기술입니다. TSMC의 3D 패브릭 플랫폼에 다른 기술을 통합, 2.5D/3D 첨단 패키징 솔루션을 구현하는 데 기여할 수 있습니다.

현재 FOPLP는 PMIC와 같은 성숙 공정 내에서만 사용되고 있지만, TSMC의 참여로 고급 제품 애플리케이션까지 확대될 것으로 예상됩니다.

트렌드포스에 따르면, 업계 전문가들은 향후 3~5년 동안 CoWoS가 고속 컴퓨팅 분야의 주류를 이루겠지만, SoIC와 같은 첨단 3D 패키징은 하이엔드 애플리케이션에서 두각을 나타낼 것으로 예상하고 있습니다. 또 TSMC가 이런 흐름을 주도할 것으로 전망하고 있습니다.

하지만 FOPLP가 차세대 첨단 패키징으로 자리매김하기 위해서는 칩 제조업체들이 수율 문제 해결, 성능 향상, 가격 경쟁력 확보 등 해결해야 할 과제들이 남아 있습니다.

한편, AMD는 FOPLP 파트너로 ASE 테크놀로지와 파워테크 테크놀로지를 선정, PC 또는 게임 콘솔 칩에 적용할 예정입니다. 이는 기존 FC-BGA 방식에서 CoWoS 수준으로 업그레이드될 가능성을 시사합니다.