램리서치가 3D 낸드플래시 성능 발전을 위해 박막에 가해지는 압력을 조절하는 기술개발이 필수적이라고 강조했다. 셀 적층 높이 증가에 따른 웨이퍼 변형 방지가 반도체 수율 상승을 높일 수 있다는 설명이다.

4일 세미콘코리아 콘퍼런스에서 앨리스 홀리스터 램리서치 마케팅 매니저는 "고성능 반도체 생산에 따라 웨이퍼 보우(bow) 현상이 증가하고 있다"면서 "압력을 조절할 수 있는 기술개발이 필요하다"고 말했다.


기사 더 읽기