미니 TSMC N5 PPA중 Power랑 Performance 은근슬쩍 줄었네요?
- 흡혈귀왕
- 조회 수 559
- 2021.03.03. 17:49
원래대로라면
TSMC N5는 TSMC 1세대 7나노인 N7 대비
Power : -30%
Performance : +15%
Area : -38% (Density : +1.83x)
였습니다.
근데 이번 2021 ISSCC에서 발표내용 보면
N5의 경우 N7 대비
Power : -21%
Performance : +13%
Area : -38% (Density : +1.83x)
은근슬쩍 수치가 줄어들었네요 ㅡㅡㅋ
참고로 삼성 5LPE가 7LPP 대비
Power : -20%
Performance : +10%
Area : -25% (Density : ??)
입니다.
7LPP가 SEPC2006 테스트 기준 TSMC N7과 거의 동일한 성능 나와주었는데....
공식 PPA 수치대로라면 5LPE랑 N5가 그닥 차이가 안나야됩니다.
하지만 지금 5LPE가 맥아리 못추고있죠?
N5 보단 떨어져보이고
N7P보다 성능이 구리네 그러고있으니
흐음...
5LPE의 경우 현재 시원치않은건
1. 저수율로 인해서 목표 PPA중 PP둘다 달성 실패?
2. 최적 Iso 구간인 저클럭에선 목표 PPA 달성했지만 7LPP 대비 거의 변하지 않는 프론트엔드와 미들엔드 스펙에 1FIN셀이라서 고클럭에서 불리한 구조라서 사실상 고클럭에선 7LPP 대비 셀 면적만 개선된 노드?
둘중 하나겠네요....ㅡㅡa;;;
아무튼 N5 PPA중 PP가 당초 발표대비 줄어들었네요...쿨럭
틀린 부분도 있을 수 있으니까 그거 염두하고 보세요.
5LPE가 핀피치는 27nm로 고정이고
6T부터 보면 MMP(여기선 M2)가 36nm
그러면 36*6 = 216 , 216/27 = 8 fin
1핀이니 n핀,p핀 1개씩 빼면 더미가 6개.
7.5T가 2핀이이니 총 핀은 더미 6개 + n핀 2개 + p핀 2개 = 10핀
27nm x 10 = 270 , 270 / 7.5 = 36nm
MMP가 36nm 나옵니다.
270nm면 7LPP보다 커지고, 더미핀이 한개 줄었다면 7LPP HP셀하고 같아지네요.
가능성으로 보면 7LPP 7.5T랑 면적이 같은걸로 보는게 타당할듯 합니다.
소니 콩코드 만든 파이어워크 스튜디오 존폐 기로
본래 제대로 나왔으면 TSMC대비 반세대니 1세대차이니 이런소린 없었을 녀석이군요