이석희 SK하이닉스 대표이사 사장이 22일 “향후 D램은 10나노미터(㎚·1㎚는 10억 분의 1m) 이하 공정에 진입하고, 낸드플래시는 600단 이상 적층이 가능하게 될 것”이라고 밝혔다.  
 

이석희 사장은 이날 세계전기전자학회(IEEE)가 주관한 국제신뢰성심포지엄(IRPS) 기조연설에서 “앞으로 메모리 반도체의 물질은 물론 설계 구조와 신뢰성을 개선해 ‘기술적 가치’를 높여갈 것”이라며 이같이 말했다. 이날 행사는 ‘미래 정보통신기술(ICT) 세상을 향한 메모리 반도체 기술의 여정’이라는 주제로 온라인으로 진행됐다. 

기사 더 읽기