대충 평균 23% 정도 차이에

특정 상황에서 무려 30~32% 정도 차이가 나네요.....

사실 이정도 수치면 거의 풀노드급 차이 수치인데ㄷㄷㄷ

단순 계산은 힘들긴한데, 차이야 있을거예요.

대게 퍼포먼스가 높은 asic일 수록 사용하는 thin oxide transistor (이걸 외부에는 뭐라고 표현해야할지 몰라서 그냥 생각나는대로 썼습니다) 가 low delay / high leakage 비중이 더 커서, A 제품이 30% 차이나는게 경험상 그대로 따라가진 않습니다

거의 같은 설계 칩을 다른 공정에서 저정도 전력소모가 나는거라 대충 깡계산해본거죠. 솔직히 5nm 이름 달아놓고 6nm에 저정도로 처참하게 밀린다는 결과가 나오는거 자체가 좀 그시기한거라..

근데 신기하게 5LPE랑 N6 백엔드 스펙은 엄청 흡사합니다.

둘다

- 7나노 베이스

- 6.0T 고밀도 트랙

- SDB 도입

5LPE가 CPP가 54nm이고 M2P는 36nm로 N6보다 더 작은데.....

(TSMC N6는 CPP 57nm, M2P 40nm)

백엔드는 비슷하면서 더 작은데 성능이 저리 차이난다는건 결국

프론트엔드랑 미들엔드쪽에 문제가 있다는거겠죠....ㅠ

정말 7LPP 대비 면적이랑 밀도만 개선된걸수도 있겠네요.....