제가 5LPE와 더불어서

7LPP를 욕하는 편이긴한데 7LPP도 사실 초반에 막 난리친거에 비하면 다르게 나온 케이스입니다.

근데 엄밀히 따지면 막 비정상이고 못써먹을 그런 공정은 아니었습니다.

그저 문제됬던건

"EUV 도입하고 경쟁사 7나노 대비 1년 늦게 출시했는데 경쟁사 1세대 7나노 수준 성능이네?"

하지만 나은부분도 있습니다.

TSMC N7, N7P 대비 밀도랑 면적은 7LPP가 더 나았습니다.

7LPP 사용시 N7, N7P 대비 면적 이점이 5~8% 있다고하니깐요.

인텔 10나노 처럼 1세대 2세대가

TSMC N7에 탈탈 털리는 그런 말도안되는 상황이 아닌

난리치고 늦게낸거 대비 아쉽네 수준이었는데

5LPE가 너무 비정상적이었던 사례였죠.

원래라면 7LPP 베이스에 백엔드 축소하고 성능 최적화를 목표대로 이루었다면

N6과 N5 사이의 성능이었을텐데

5LPE는 그저 뭔가 실수했다고 밖에 생각할수 없을정도로

성능이 너무 별로였습니다.

아마 클럭이 어어어어엄청 낮은 스윗스팟 구간에선

7LPP 대비 성능 11%, 소비전력 20% 더 나은건 맞을겁니다.

문제는 클럭이 좀만 올라가면 7LPP랑 다를바 없는 상태가되는거죠....

뭐 아무튼 삼성파운드리 본인들도 여기서 재정비 안하면 답이 없다라고 생각했던지라

초기 로드맵에있던 7LPP 베이스의 4LPE는 5LPP로 리네이밍하고

풀노드급 새로운 4LPE/4LPP을 로드맵에 추가하고

3GAA쪽도 좀더 최적화한걸로 보이는데...

7LPP 땐 EUV만 너무 믿고 타겟성능을 크게 잡았던게 화근이고

5LPE 땐 7LPP 백엔드 줄이면서 뭔가 실수해서 목표 성능 달성 실패라친다면

5LPP는 기냥저냥 비정상이지 않을정도까정 개선하고

4LPE부턴 완전 정상화시켜야겠죠.