TSMC N7

- CPP 57nm

- 6.0T

- Cell High 240nm

 

TSMC N5

- CPP 50nm

- 6.0T

- Cell High 168nm

 

Samsung 7LPP

- CPP 54nm

- 6.75T

- Cell High 243nm

 

Samsung 5LPE

- CPP 54nm

- 6.0T

- Cell High 216nm

 

Samsung 4LPE

- CPP 53nm

- 6.0T?

- Cell High 198nm

 

 

일단 여전히 피치 스케일쪽은

TSMC N5 노드가 더 진보되어있습니다.

 

엑시노스2200에 적용된 셀이 스탠다드 기준인지는 모르겠지만

정확한 4LPE 공식 스펙이 나오지 않은 상태에선 엑시노스2200 기준으로 추정해야겠죠....

 

 

 

적어도 수확은 엑시노스2200에 적용된 4LPE 공정은

문제가 많았던 7LPP 기반 공정이 아니라 완전 새로운 공정이라는 점이네요....

 

 

다만 또다른 문제가 생겨서 PDK만큼 성능이 안나오고 수율이 망한듯하지만요 ㅡㅡ;;

 

 

 

근데 참 안습하긴하네요.

TSMC 대비 밀도랑 면적 여유도 있으면서 수율이랑 성능으로 겔겔대니깐 ㅠㅠ

 

오히려 고밀도일수록 누설전류 잡기가 빡쌔지는게 반도체거든요......