시스템 캐시 한 16MB 또는 그 이상 넣어주면 쌍수들고 환영하겠습니다 ㅋㅋㅋㅋ

캐시는 많을수록 좋지요 ㅎㅎ

캐시 메모리 적층 가능성은 없을까요? 적층으로 하면 충분히 면적을 안늘리고 메모리를 늘릴수 있을 텐데

사실 X-Cube라 해서 적층기술을 2300에 시도했었다는 루머를 어디서 본 것 같은데... 그걸 4LPP로 양산할 각이 도저히 안 보여서 아예 양산이 취소된 것 같다고들 합니다.

많은 사람들이 애플처럼 16~24MB씩 팍팍 넣어주는 걸 원하겠지만 그게 매우 쉽진 않을 테니까요... 씁쓸합니다.

그정도 박으려면 애플처럼 많이 팔아서 규모의 경제를 실현시켜 단가를 낮춰야 합니다..

최소한 2500(전용 칩 가칭)부터는 좀 그래도 많이 넣어줬으면 하는 마음입니다. 명색이 전용 칩인데...

규모의 경제도 있긴하지만.. 애플 코어들은 빅 리플 구분없이 애초부터 굉장히 큰 코어들이에요. 코어 자체가 커지더라도 성능을 확보하기 위한 목적 자체로 설계를 잡았죠. 그래서 캐시도 L2까지만 거대하게 확보하고 L3는 아예 없거나 최소한으로 합니다.

의외로 2200은 시스템 캐시는 8MB 정도로 넉넉하게(?) 넣어줬습니다. L3가 반토막나서 문제지...

글쎄요, 2400이 2200 대비 다이 사이즈가 30% 가까이 더 크다고 하던데, 그럼에도 불구하고 만약에 L3 캐시가 4MB밖에 안 된다면 그건 그거대로 태업이 아닌가... (미디어텍의 Dimensity는 9000, 9000+, 9200 모두 캐시 메모리가 L3 8MB, 시스템 6MB)

퀄컴이 sd8g1 삼파 당시에 크기때문에 리비전까지 하나 넘어가고 L3를 박살냈던 전적이 있어요. (엑시 21,22는 반갈죽) 퀄컴의 설계 계획은 ARM레퍼런스대로 8MB였죠.

L3 포함 관건은 면적인데 특히 GPU를 얼마나 신공정에서 면적을 줄일 수 있느냐에 달려있다고 봅니다. 아시다시피 mRDNA랑 코어가 삼파 당시 굉장히 우람한 면적이었으니.. 아직 신공정에서 나온 어떤 결과물도 본적이 없다보니 추정만 가능하겠죠 뭐

2200의 다이사이즈는 의외로 작습니다. 99.9 mm² 이죠. 거기에 3 WGP (6CU)를 우겨넣었는데 WGP 하나당 2 mm² (4LPE/HD셀) 밖에 안 됩니다. 2400은 약 130 mm² 정도일 거라고 하므로 충분히 가능은 하다고 봅니다만... 8g1 삼파 때도 L3 캐시가 반갈죽은 아니고 1/4만 날라가서 6MB 였죠. (5LPP)

면적이 여유가 된다면 최대한 레퍼런스 사양에 따라갈겁니다. 애초에 컷팅 당한 이유는 삼파 공정이 TSMC 공정 대비 면적 줄이기가 수월치 못해서 였을테니까요.

Sd8g1의 경우 약 123mm2, sd8+g1의 경우 약 99.9mm2 정도로 추정하는데 구성은 동일하고 클럭과 약간의 레이아웃 변경만 있었습죠. 만약 그대로 사이즈를 유지했다면 원하는 사양으로 들어갔을거라 봅니다만 바꿀 생각은 안들었을거에요 퀄컴은.. 그럼에도 공정만으로 20% 가량 차이가 난걸 보면 디멘시티 계열이 레퍼런스 사양+말리를 써도 가능했던 이유는 충분했다고 봅니다.(엑시가 컷컷 당한것도요..) mRDNA2도 여타 다른 SoC나 iGPU보다 WGP가 좀 큰편인데 이게 공정탓인지 다른 의도때문인지 사례가 없어서 아직은 모르겠읍니다. 그저 3나노가 잘되길 바라는데.. 여튼 얼른 실물이 뭐가됐던 보고싶네요.

비교해보면 대략 이렇군요. [단위: mm²]

- 스냅드래곤 8 Gen 1: 123 / 5LPP

- 엑시노스 2200: 99.9 / 4LPE

- 스냅드래곤 8+ Gen 1: 99.9 / N4

- 엑시노스 2400: 130 / 4LPP+

눙물의 5LPP (4LPX)...ㅠ

사실 8젠1이나 2200이나 GPU는 서로 다르지만 CPU는 구성이 똑같은데 5LPP와 4LPE와 다이사이즈가 1/4 이나 차이가 나니...

라데온이 RDNA2로 오면서 파이프라인 스테이지를 몹시 공격적으로 설계하고 클럭을 높였다는 슬라이드가 있더라고요. 데스크탑에서도 GCN5->RDNA1->RDNA2로 오면서 순차적으로 WGP 구성하는데 드는 트랜지스터가 몹시 큰 폭으로 많아졌고요 혹시 그거랑 연관이 있지 않을까 하는 생각을 해봅니다