아, 저는 이 부분을 봤었습니다. "Lastly, there is one Cortex-X2 core, (중략) Its L1 cache is always 64 KiB, and the L2 cache can hold 512 KiB or 1 MiB."

그리고 Arm의 공식 발표 데이터에서도 X2의 캐시 용량이 64KB/1MB로 나오는군요.

아.. 그 부분이 있었군요.

그런데 이게 또 제가 헷갈렸을 수도 있는 게, Arm이 위의 공식 발표 데이터에서는

64KB/1MB로 표시했지만, 실제 Technical Manual을 보니 X2의 구조도에서는

64KB L1 명령 캐시 + 64KB L1 데이터 캐시로 나와 있어서,

여기서 제가 헷갈렸을 가능성이 있을 수도 있습니다.

L1 캐시 용량은 명령어-데이터 똑같이 가니까요.

설마 A78 L1 캐시가 16+16일까요.