TSMC는 2030년까지 3D 패키지 트랜지스터 1조 개와 모놀리식 칩 2천억 개 이상을 공급할 계획을 밝혔습니다.

TSMC의 로드맵은 최첨단 반도체 공정의 진전을 보여줍니다: 2030년까지 1조 개 이상의 트랜지스터를 생산하는 1nm 공정 개발

IEDM 2023 컨퍼런스에서 TSMC는 자사의 반도체 "포트폴리오"가 어떻게 형성될 것으로 예상하는지에 대한 로드맵을 보여주었으며, 대만의 거대 기업은 이 10년이 끝날 때까지 몇 가지 야심 찬 계획을 가지고 있는 것으로 보입니다.

공개된 로드맵에 따르면, TSMC는 2025~2027년 내에 TSMC의 N2 및 N2P 공정이 출시되고, 2027~2030년에는 최첨단 A10(1nm) 및 A14(1.4nm) 공정이 예정되어 있어 공정이 순조롭게 진행되고 있다고 확신하고 있습니다. 공정 축소 외에도 TSMC는 다른 반도체 기술에서도 큰 진전을 이루어 업계가 따라야 할 벤치마크를 설정할 계획입니다.

그러나 여기서 더 흥미로운 부분은 대만의 거대 기업이 반도체 산업의 두 가지 핵심 분야인 모놀리식 설계와 3D 이종 통합(또는 간단히 말하면 칩렛 설계)에서의 발전을 공개했다는 것입니다. 실제로 업계는 모듈성과 비용 이점을 제공하는 칩렛 구성으로 전환하고 있습니다.

AMD는 최신 소비자용, 데이터 센터용, 그리고 현재 가장 최근의 MI300 가속기 칩에 TSMC의 칩렛 설계를 활용하고 있습니다. 인텔도 소비자 플랫폼을 위한 블루팀의 첫 번째 칩렛 디자인인 Meteor Lake 칩을 출시하여 칩렛이 미래라는 사실을 암시하며 TSMC가 한 발 앞서 나가고 있습니다. 인텔 역시 TSMC의 공정 기술로 제작된 칩을 사용하여 Meteor Lake를 구동합니다. 인텔은 3D 헤테로 통합을 통해 2030년까지 무려 '1조 개의 트랜지스터'에 도달할 것으로 예상하고 있습니다.

TSMC는 모놀리식 구성에 집중하는 것을 멈추지 않을 것으로 보입니다. 얼마 전 NVIDIA의 Hopper H100 GPU가 출시되면서 모놀리식 프로세서의 '복잡성'에 대한 인식이 크게 개선되었지만, 모놀리식 구성은 앞으로 지속 가능하지 않을 것이 분명하기 때문입니다. 그렇기 때문에 TSMC가 IEDM에서 공유한 내용에 따르면 모놀리식 구성은 궁극적으로 2,000억 개의 트랜지스터로 제한될 것이며, 이는 확실히 큰 숫자이지만 칩렛 활용이 제공하는 것을 따라잡지는 못할 것이라고 밝혔습니다.

향후 몇 년간 TSMC의 로드맵에는 분명 업계에 엄청난 잠재력을 지닌 혁신이 포함되어 있습니다. 또한 반도체 시장이 칩렛 기반 설계로 전환될 것이라는 사실을 암시하고 있으며, 이는 그 자체로 흥미로운 사실입니다.