여기에는 몇 가지 흥미로운 점이 있습니다.

Pat: 네, 그 말을 조금 설명하자면 저는 이미 세계 2위 파운드리입니다. 내부 웨이퍼를 세면. 따라서 제가 2030년까지 2위 파운드리라고 말하는 것은 [우리의] 외부 파운드리 [비즈니스 전용]을 의미합니다. 이는 우리가 10년 안에 매출 기준으로 2위의 파운드리가 될 것이라고 말하고 있기 때문에 매우 실질적인 진술입니다. 이것이 제가 우리 팀을 위해 설정한 목표이며, 이는 제가 내부 파운드리 사업에서 얻는 수익보다 높습니다. 그래서 그것은 둘 다의 조합입니다. 나는 그것이 10년이 지나면 큰 숫자가 될 것이라고 믿습니다. 그러나 우리는 매우 투명해지려고 노력하고 있습니다. 적절하게 비교하자면, 내 외부 파운드리가 업계 2위가 될 것이라고 말하고 싶습니다. 분명히 우리는 TSMC가 1위가 될 것으로 예상하고 그때쯤이면 우리는 GlobalFoundries, UMC 및 Samsung을 제치고 세계 2위 수익 파운드리를 갖게 될 것입니다. .

단. 나는 이것을 몰랐다. 이것은 중요합니다. 삼성이 내부 수익을 계산하는데도 IFS는 내부 수익 없이 삼성을 추월할 것인가? TSMC N3가 모든 디자인 승리를 거두었고 TSMC N2가 훨씬 더 커질 것으로 예상된다는 점을 고려하면 삼성이 이기기가 더 쉬울까요? 아니면 인텔이 삼성 내부 수익을 계산에서 제외할까요?

Pat: 음, Foveros와 CoWoS는 꽤 비슷합니다. 그들은 조금 다릅니다. 귀하가 설명한 일부 공급 제한으로 인해 오늘날 당사의 고급 패키징 고객 중 일부는 Foveros를 선택하고 있으며, 당사는 그들이 CoWoS 디자인을 Foveros로 이전할 수 있도록 돕고 있습니다. 공급망이 이를 차지하며 '당신은 고급 포장 능력을 갖추고 있습니다' - 우리는 당신과 함께 Foveros를 할 수 있습니다. 이를 통해 AI 칩의 양이 더 많아지고 이들 중 대부분은 AI 고객이므로 파운드리 사업에 "빠른 진출"이 가능해졌습니다.

하지만 이제 작업을 시작했으니 CoWoS와 Foveros가 정사각형 함수라는 점을 설명할 수 있습니다. X와 Y 모두에서 크기를 조정하고 있으며 이는 꽤 비싼 기본 다이입니다. 고성능 브리지 연결을 위해 EMIB를 사용하면 [단일 대형 베이스 다이보다] 많은 상황에서 훨씬 더 비용 효율적이며 고객은 우리의 패키징 기술을 살펴보기 시작했습니다. 그들은 "와, 일부는 EMIB용으로, 일부는 Foveros용으로 사용할 수 있고 더 경제적이고 고성능인 디자인을 얻을 수 있으니 정말 흥미롭군요"라고 말하고 우리가 제공하는 고급 테스트 기능 중 일부를 보기 시작했습니다. . 이러한 구성 요소 중 다수를 고급 패키지로 통합할 때 갑자기 개별 다이 또는 칩렛 및 이와 관련된 테스트가 전체 복잡한 고급 패키지의 비용 구조의 전반적인 수율에 매우 중요해집니다. 그래서 우리는 또 다른 차별화된 기능인 전체 성능 시뮬레이션 다이 테스트를 수행합니다. 그런 다음 Foveros Direct에 대해 설명합니다. 이제 전체 다이-온-다이 3D 조립을 수행할 수 있습니다. 그래서 저는 X, Y, Z 차원에서 혁신을 이루고 있으며 어떤 트랜지스터를 가장 발전된 노드로 옮길지, 또는 아날로그나 캐시 셀과 같은 어떤 트랜지스터가 한두 노드 뒤에 더 나을지 선택할 수 있습니다. 10미크론 미만의 범프 피치 기술을 사용하면 이를 하나로 묶을 수 있습니다. 이는 매우 흥미로운 기능이므로 전체 파운드리 고객에게 매우 의미 있는 진입로가 될 것으로 기대합니다. 즉, 우리는 두 번째 공급업체일 뿐만 아니라 최고의 공급업체가 됩니다.

단. 앞서 언급한 TSMC의 패키징 제한은 IFS의 문을 열어줍니다. TSMC가 비 TSMC 웨이퍼에 대한 패키징을 거부하는 것이 문제일 수 있습니다. 포장이 제한되어 있지만 이해합니다. 그러나 강력한 TSMC에서 칩렛 혁명이 일어나면서 이 TSMC 웨이퍼 전용 정책을 변경해야 합니다.

HNA-EUV의 경제성도 매우 흥미로웠습니다. 더 많은 내용이 있으니 들어보시고 의견을 알려주세요.

https://youtu.be/0PrmrMQ9gJU?si=DeTjbFvXd_2RTAxz

그렇다네요