· HBM4 개발 및 차세대 패키징 기술 협력을 위한 양해각서 체결

· TSMC 최첨단 파운드리 공정 활용, HBM4 성능 고도화

· “고객-파운드리-메모리 3자간 협업 통한 AI 메모리 성능 한계 돌파”

SK하이닉스는 차세대 HBM 생산과 어드밴스드 패키징 기술 역량을 강화하기 위해 대만 TSMC와 긴밀히 협력하기로 했다고 19일 밝혔다.

양사는 최근 대만 타이페이에서 기술 협력을 위한 양해각서(MOU)를 체결했고, SK하이닉스는 TSMC와 협업해 2026년 양산 예정인 HBM4(6세대 HBM)를 개발한다는 계획이다.

SK하이닉스는 “AI 메모리 글로벌 리더인 당사는 파운드리 1위 기업 TSMC와 힘을 합쳐 또 한 번의 HBM 기술 혁신을 이끌어  내겠다”며 “고객-파운드리-메모리로 이어지는 3자 간 기술 협업을 바탕으로 메모리 성능의 한계를 돌파할 것”이라고 강조했다.

양사는 우선 HBM 패키지 내 최하단에 탑재되는 베이스 다이(Base Die)의 성능 개선에 나선다. HBM은 베이스 다이 위에 D램 단품 칩인 코어 다이(Core Die)를 쌓아 올린 뒤 이를 TSV* 기술로 수직 연결해 만들어진다. 베이스 다이는 GPU와 연결돼 HBM을 컨트롤하는 역할을 수행한다.

* TSV(Through Silicon Via): D램 칩에 수천 개의 미세한 구멍을 뚫어 상층과 하층 칩의 구멍을 수직으로 관통하는 전극으로 연결하는 상호연결 기술

SK하이닉스는 5세대인 HBM3E까지는 자체 공정으로 베이스 다이를 만들었으나, HBM4부터는 로직(Logic) 선단 공정을 활용할 계획이다. 이 다이를 생산하는 데 초미세 공정을 적용하면 다양한 기능을 추가할 수 있기 때문이다. 회사는 이를 통해 성능과 전력 효율 등 고객들의 폭넓은 요구에 부합하는 맞춤형(Customized) HBM을 생산한다는 계획이다.

이와 함께, 양사는 SK하이닉스의 HBM과 TSMC의 CoWoS®* 기술 결합을 최적화하기 위해 협력하고, HBM 관련 고객 요청에 공동 대응하기로 했다.

* CoWoS(Chip on Wafer on Substrate): TSMC가 특허권을 갖고 있는 고유의 공정으로, 인터포저(Interposer)라는 특수 기판 위에 로직 칩인 GPU/xPU와 HBM을 올려 연결하는 패키징 방식. 수평(2D) 기판 위에서 로직 칩과 수직 적층(3D)된 HBM이 하나로 결합하는 형태라 2.5D 패키징으로도 불림

SK하이닉스 김주선 사장(AI Infra담당)은 “TSMC와의 협업을 통해 최고 성능의 HBM4를 개발하는 것은 물론, 글로벌 고객들과의 개방형 협업(Open collaboration)에도 속도를 낼 것”이라며, “앞으로 당사는 고객 맞춤형 메모리 플랫폼(Custom Memory Platform) 경쟁력을 높여 ‘토털(Total) AI 메모리 프로바이더(Provider)’의 위상을 확고히 하겠다”고 말했다.

TSMC 케빈 장(Kevin Zhang, 张晓强) 수석부사장(Business Development and Overseas Operations Office담당, 공동 부최고운영책임자(Deputy Co-COO))은 “TSMC와 SK하이닉스는 수년간 견고한 파트너십을 유지하며 최선단 로직 칩과 HBM을 결합한 세계 최고의 AI 솔루션을 시장에 공급해 왔다”며 “HBM4에서도 양사는 긴밀하게 협력해 고객의 AI 기반 혁신에 키(Key)가 될 최고의 통합 제품을 제공할 것”이라고 말했다.