미니 엑시노스 2500 수율건 추가글
- 갠냑시
- 조회 수 1902
- 2024.07.30. 15:14
일단 50% 이야기는 트위터에 있었던 내용이고 저게 사실인가 아닌가를 확인 하려고 알아봤습니다 3명정도에게 물어봤습니다.
1. 흔히 테이프아웃때 20% 정도 수준
2. 현재 50%는 그냥 그걸 주장하는 사람의 뇌피셜일것
3. 자기들이 파악하기라 그래도 수율 올라가곤 있음
요정도인것 같습니다 . 이것도 그분들 주장이니 정확하지 않을 수 있으나 댓글보니 역시 50%는 트윗들이 뇌피셜 핀건가 봅니다
미리 말씀드리는데 둘다 공정 같은거 압니다 SF3 GAA공정
정정합니다 말전달이 잘안되어서 공정을 쳐낸게 아닌 W1000에 들어간 SF3는 공정 안에 있는 아키테쳐 캐시 다 쳐냈잖요
A78(1) + A55(4), L2, L3캐시팍팍 쳐내고, 말리G68 2코어 조합입니다
그 상태에서 SF3 공정 수율이 50%전후잖아요
그러면 당연히 밀도가 작아지는데 만들기 훨씬 수월하지 않나요?
엑시 2500은 X925(1)+ A725(7) + A520(2), RDNA 3.5 16CU, L3캐시만 16MB인게 현재 파악된 스펙인데 훨씬 공정수율이 낮아지지 않을까라는 의미였습니다
당연히 다이사이즈가 훨씬 커지니 공정수율 안 좋아지겠죠
앞으론 정정해서 말해야겠네요
??이해를 잘못하시는거 같습니다
스마트폰 AP랑 비교해서 워치용 AP는 다이사이즈가 작습니다
다이사이즈가 작으면 공정수율 올리기 수월해집니다
W1000 - SF3 공정, 엑시2500 - SF3 공정사용
현재까지는 SF3공정쓰는건 저 두개의 AP빼고는 없음
그러면 같은 SF3 공정쓰는 엑시에 비해 워치는 아키테쳐 캐시가 현저히 적으니 다이사이즈가 작아서 공정수율이 높다인데 정정해서 말한걸 이해 못하시는게 누군지 모르겠습니다
그러면 당연히 다이사이즈가 큰 엑시는 수율이 워치보다 당연히 더 낮아질수밖에 없음
미코해서 얻은 정보입니다 어디서부터 설명해야할지 제가 감이 안옵니다
미코글 보다보면 기본적인 정보는 습득 가능하시니 자주 접하시길 바라겠습니다.
마지막으로 설명하겠습니다.
아키텍쳐 구성 안에는 간단하게는 명령어, 레지스터, 메모리 등이 포함되어있고 이를 세분화하면 밑도끝도 없습니다.
그렇기에 아키텍쳐를 쳐낸다는 이야기는 굳이 따지자면 이중에서 뭘 쳐낸다는 이야기입니다.
그런데 아키텍쳐도 쳐내고 캐시도 쳐내고? 이러면 말이 이상해지죠. 캐시를 쳐낸게 이미 아키텍쳐를 쳐낸건데(굳이 해석하자면) 거기서 아키텍쳐도 쳐낸다고?
그러니 사람들이 댓글로 의문을 가지는겁니다. 물론 님이 +로 쳐낼거 쳐낸 공정이라는 말 실수까지 했었고요
공정이 향상될수록 sram의 스케일링이 둔화되어 캐시도 다이사이즈에 영향을 주는건 맞습니디만 이정도 라인업은 그저 코어숫자가 절대적으로 적기에 수율이 높은겁니다. 캐시용량이 적어서 공정수율이 높은게 아니라는겁니다
sf3e 공정이나 asic칩도 작은데 sram까지 없으니 수율이 높은거죠. 지금 님은 계속 sf3e와 sf3의 특성들을 혼동중입니다.
엑시노스 W1000에서 '쳐낼 거 다 쳐낸' 건 거의 없습니다. 거기 들어간 로직 게이트도 휴대폰 칩에 들어간 로직 게이트랑 똑같은 게이트고, S램셀도 똑같은 S램셀입니다. A78도 엑시노스 1280같은 칩에 들어간 것과 기본적으로 똑같은 그냥 A78입니다. 휴대폰향 칩과 다른 건 단지 소자들의 갯수가 다른 거고, '다 쳐낸' 건 없습니다.
휴대폰향 칩과 W1000사이의 수율 차이도 그냥 면적의 문제일 뿐이지, [[휴대폰향 칩에 들어있는 게 W1000에는 없으니까 W1000의 수율이 좋은 것이다]]라는 뉘앙스의 말을 할 만한 근거는 전혀 없습니다.
쓸정도는 나오면좋겠네요