3 일겁니다 거의 한계에 다 왔다고알고있습니다

3이요

배터리처럼 한계가 왔죠 더 미세화될수록 비용이 배로 늘어나고

규소크기가 0.118nm입니다....

3nm에는 규소원자가 딱 25개 들어가는 수준..

사실 작년에도 3나노가 물리적 한계라는 글을 본적이 있어요. 근데 요즘은 나노를 넘어 옹스트롱도 연구하는 것 같더라고요

아무튼 삼성, tsmc말고 10나노 이하 공정을 할 수 있는 곳이 없다는 걸 알 수 있듯 상당히 어렵고 돈도 많이 필요한 기술이라네요

10나노가 현실적인 물리적 한계라고도 했었는데 이미 한자릿수도 거의 다 내려왔죠.. 어떻게든 계속 성능향상을 꾀하겠지만 난이도가 상당하겠죠

외계인이 없다면 3이고 만약에 있다면 3과 4 그 사이 어딘가겠죠. 아마 선폭을 줄이는 방식의 2D 로직은 10년내에 한계가 오지 않을까 싶습니다 그때쯤 되면 밀도를 높이려면 3D로 적층가거나 속도를 빠르게 하고싶으면 아예 다른소자를 알아봐야

부도체도 나노단위의 거리라면 전기가 통할수도 있다는데 도체와 반도체를 조합하는 회로는 나노단위의 틈으로 전류 안흐르게 하는 방법을 찾는게 더 놀랍습니다...

이미 14나노 근처에서 모두 GG치고 지금 삼성, TSMC, 인텔정도만 남은거 보면...

100미터 달리기 세계기록이 9초 -> 8초대로 확 줄어들지 않는거랑 비슷합니다.

쉬링크 패턴이 원래 0.7배입니다.

가로 세로 0.7배면 면적은 0.5배로 집적도 2배거든요.

숫자가 클 때는 30% 줄어도 차이가 크지만 숫자가 작아지니 미세화 전후 노드 간 숫자 차이가 작아보이는겁니다.

1 이죠.

억개씩 양산하려면 수많은 시행착오와 안정화단계가 있어야되고

지금단계랑 멀면 멀수록 그 시간이 천문학적으로 늘어나요

그동안 비싼장비, 유지비용, 개발비용과 시간을 감당할 수 없으니

적당한 단계에 제품 내놓고 노하우도 쌓고 돈도 버는거죠

일단 노드명이 실제 공정의 특정부분 물리적 거리를 말한다고 보기어려워 졌고

각 회사마다 나름대로의 기준을 정하고 해당 기준을 충족하는 PPA Gain을 얻게되면 세대 업을 하고 기존의 풀노드를 정하는 방식(* 0.7)으로 네이밍을 만들어가는 상황일거에요.

(아 물론 사이사이 하프노드격의 파생공정들도 있습니다.)

아무튼 실제로 Area Gain이 있는 만큼 Tr가 작아지고 간격은 좁아집니다.

과거에는 이러한 길이차원의 줄어듬이 곧 성능향상으로 이어지는 시절이 있었습니다.

그런데 공정이 미세화되면서 이러한 길이차원의 줄어듬이 성능향상으로 직결되지 않고 전기적 특성상 부작용이 발생하고 있습니다. (예로 유명한건 숏 체널 이펙트)

그렇다고 Area Gain을 포기하기엔 원가측면에서 경쟁에 뒤처지게되니 그러한 부작용을 이겨내면서 Area Gain과 동시에 PP 개선을 달성해야합니다.......만 겁나 어려울거에요.

다들 이야기하지만 3이고 

달성한다고 해도 이득이 있을지도 몰라요.

아예 기존으로 달성이 어려워서 새로운 방법으로 가는데

이또한 결국 수주의 단가문제가 강해서 함을 하나도 못 쓸수도 있습니다