12세대 공개 보려고 기다리다가 공정내용도 있길래 봤는데,

인상깊었던게 있어서 가져왔습니다.

1. CMOS 의 적층

지금 구현되고있는 CMOS의 구조를 적층으로 해석해버리려는 움직임이 굉장하네요. 위로 올라가면 만들기 개어렵겠네 ㅋ 라고 생각만 했는데 진짜 하고 있다는게 놀랍습니다.

공정난이도야 헬로 가고 단점도 없진 않겠는데.... 그래도 구현이 된다면 면적감소는 엄청나게 가능할 것 같네요.

현재 흔히들 이야기하는 cell density 는 저 cmos 구성을 어떻게 하느냐에 따라 많이 갈리는데, 저게 구현되면 ㄷㄷ합니다.

2. POWER VIA??

첨에 왠 BEOL STACK을 보여주나했는데 저게 그냥 Si 단층이었습니다.

wafe하판쪽도 via를 뚫어서 power delivery에서의 이점을 주겠다는 것 같은데.... 이건 좀 모르겠네요. 이러면 회로 설계 관점 외에 단가가 되려낰ㅋㅋㅋ 그래도 신기하긴 하네요.

개인적으로는 간만에 인텔다운 발표같아서 재미있었습니다.