소신발언 하자면 .....  제가 엑시 좋다 하고 하는 입장이지만요 그냥 스냅쓰는게 모두를 위해 당장은 좋을 수 있을것 같습니다 장기적으로는 LG꼴 나기 좋을 수 있겠지만요

솔직히 당장 갤럭시 엑시버전 스드 버전 고르라면 스드버전입니다 엑시가 잘되길바라는건 그냥 스드가 폭주해서 가격뻥튀기 되는걸 막아주는 역할을 기대하는거죠 ㅋㅋㅋ

아마도 돌고 돌면서 2500이다로 퍼지는게 아닌가 싶네요 트윗은 지워진거 보니 그올린 사람도 잘못 올린것 같네요

오히려 지금 20%라면 엑시노스 2200 시절보다는 훨씬 나은 겁니다.

여기 게시판에서도 봤지만 엑시노스 2200 시절엔 초기에 최저 0퍼까지도 나왔었다고 합니다.

2500 첫 시범양산인 테이프아웃 수율이 20퍼 나왔다고 하죠. 그게 몇달 되었으니 지금은 30퍼대로 진입했을거 같습니다만.. 본양산까지 남은 2~3달안에 40~50퍼대 진입이 가능할지....가 본양산까지 관망해봐야 할 부분인거 같습니다.

테이프아웃 20퍼면 지금 20퍼는 아니긴 할겁니다만 흐음 이네요

엑시W1000이 뭘 쳐냈죠?

SF3E랑 착각하신거 아닌가요?

워치용으로 만든거 아닌가요?

밀도가 그만큼 작이질텐데 스마트폰용 칩셋 AP랑 동일선상으로 보는게 맞나요?

w1000에 들어가는 공정은 쳐낼거 쳐낸 공정이 아닌데요?

저번부터 잘못된 정보로 댓글 적으시네요

같은 SF3라고 보면 안되죠

CPU 코어수도 확연히 스마트폰 AP랑은 적고 L2, L3캐시도 쳐내고 GPU코어수도 확연히 작은데 같다고 보는게 맞나요?

자... 님 댓글을 다시 보자고요

쳐낼거 쳐낸 "아키텍쳐" 라고 적으셨나요? 쳐낼거 쳐낸 "공정" 이라고 적으셨나요?

우긴다고 잘못 적은게 맞게 되는거 아닙니다.

아니..그걸 공정안에 아키테쳐를 쳐낸거니까요

뜻 전달을 잘못했다면 그렇게 볼수도 있겠네요

그냥 통상적으로 그렇게 말한거죠 

워치용 공정과 스마트폰AP 공정이 당연히 다르지 않을까요

그 논리면 지금 엑시 SF3공정 50%전후라는 뜻인데 그거 아니잖아요?W1000에 들어간 SF3가 50%전후라고 하셨잖습니까

완전히 다른 개념이고요. 인정하실건 인정하세요

님 말대로면 같은 세대 안에서 코어숫자 차이나고 캐시량도 차이나는 라인업별 CPU, GPU들은 죄다 공정이 서로 달라지나요?

그저 크기가 커지면서 수율이 달라지는 겁니다.

말한대로 공정수율이 달라지는거죠

아니 하.. 엑시2500 - SF3공정, W1000 - SF3인거 압니다

둘다 GAA공정인것도 알고요

거기서 W1000은 A78 1코어 + A55 4코어, L2-L3캐시 팍팍쳐내고, 말리 G68 2코어 들어가니까 다이사이즈가 작아도 되니까 공정수율 올리기 쉽겠죠 

제가 말 전달을 잘못한거 같네요 시비조로 들렸다면 사과드리죠

쳐낸거 없습니다.

이미 SRAM도 있는걸로 나왔는데

쳐낼게 뭐가 있나요.

그저 고밀도 셀이나 고성능 셀이냐 그차이일뿐입니다.

미리 말씀드리는데 둘다 공정 같은거 압니다 SF3 GAA공정

정정합니다 말전달이 잘안되어서 공정을 쳐낸게 아닌 W1000에 들어간 SF3는 공정 안에 있는 아키테쳐 캐시 다 쳐냈잖요

A78(1) + A55(4), L2, L3캐시팍팍 쳐내고, 말리G68 2코어 조합입니다

그 상태에서 SF3 공정 수율이 50%전후잖아요

그러면 당연히 밀도가 작아지는데 만들기 훨씬 수월하지 않나요?

엑시 2500은 X925(1)+ A725(7) + A520(2), RDNA 3.5 16CU, L3캐시만 16MB인게 현재 파악된 스펙인데 훨씬 공정수율이 낮아지지 않을까라는 의미였습니다

당연히 다이사이즈가 훨씬 커지니 공정수율 안 좋아지겠죠

앞으론 정정해서 말해야겠네요

말씀드렸다시피 그건

쳐낼게 다 쳐낸게 아닌

그냥 W1000이 다이 사이즈가 작아서

수율에 여유로운거라 쳐냈다는 표현은 적절하지 않습니다.

이해가 안되네요

애시당초 공정안에 아키테쳐, 캐시를 다 쳐내서 다이사이즈가 작은건데 정정한 표현도 맞지 않다는게 이상하네요

그러면 다이사이즈가 큰 엑시수율은 여유롭지 않다는건 맞겠네요

아키텍쳐랑 캐시 다 쳐냈다는게 뭔소리인지 모르겠지만

어쨌거나 모바일ap에 비해 웨어러블ap의 캐시량이 적은건 맞으니 걍 알았다고 하죠....

어디부터 설명해야할지 감이 안오네요....

아키텍쳐랑 캐시 다 쳐냈다는게 뭔말인지 모르겠네요;;

제가 말한 쳐낼거 쳐낸 아키텍쳐의 예시는 그저 캐시량이 모바일ap에 비해 적다는 의미입니다.

이걸 아키텍쳐도 쳐냈다 말을 하시니 앞에서 말한게 단순 실수가 아니었음을 알겠네요....

미코글 보다보면 기본적인 정보는 습득 가능하시니 자주 접하시길 바라겠습니다.

??이해를 잘못하시는거 같습니다

스마트폰 AP랑 비교해서 워치용 AP는 다이사이즈가 작습니다

다이사이즈가 작으면 공정수율 올리기 수월해집니다

W1000 - SF3 공정, 엑시2500 - SF3 공정사용

현재까지는 SF3공정쓰는건 저 두개의 AP빼고는 없음

그러면 같은 SF3 공정쓰는 엑시에 비해 워치는 아키테쳐 캐시가 현저히 적으니 다이사이즈가 작아서 공정수율이 높다인데 정정해서 말한걸 이해 못하시는게 누군지 모르겠습니다

그러면 당연히 다이사이즈가 큰 엑시는 수율이 워치보다 당연히 더 낮아질수밖에 없음

미코해서 얻은 정보입니다 어디서부터 설명해야할지 제가 감이 안옵니다

미코글 보다보면 기본적인 정보는 습득 가능하시니 자주 접하시길 바라겠습니다.

마지막으로 설명하겠습니다.

아키텍쳐 구성 안에는 간단하게는 명령어, 레지스터, 메모리 등이 포함되어있고 이를 세분화하면 밑도끝도 없습니다.

그렇기에 아키텍쳐를 쳐낸다는 이야기는 굳이 따지자면 이중에서 뭘 쳐낸다는 이야기입니다.

그런데 아키텍쳐도 쳐내고 캐시도 쳐내고? 이러면 말이 이상해지죠. 캐시를 쳐낸게 이미 아키텍쳐를 쳐낸건데(굳이 해석하자면) 거기서 아키텍쳐도 쳐낸다고? 

그러니 사람들이 댓글로 의문을 가지는겁니다. 물론 님이 +로 쳐낼거 쳐낸 공정이라는 말 실수까지 했었고요

공정이 향상될수록 sram의 스케일링이 둔화되어 캐시도 다이사이즈에 영향을 주는건 맞습니디만 이정도 라인업은 그저 코어숫자가 절대적으로 적기에 수율이 높은겁니다. 캐시용량이 적어서 공정수율이 높은게 아니라는겁니다

sf3e 공정이나 asic칩도 작은데 sram까지 없으니 수율이 높은거죠. 지금 님은 계속 sf3e와 sf3의 특성들을 혼동중입니다.

분명히 다이사이즈 크기차이로 수율이 크게 차이나고 동일한 아키텍쳐 차이 유무로 수율이 유의미하게 차이나진 않는다고 말했습니다. 

그리고 엑시수율이 50%라고 한적도 없습니다.

그럼에도 이 반응은 비아냥이라고밖에 설명이 안되네요

공정상에서 뭘쳐내는지 정말 궁금하네요 ㅎㅎ

A78 + A55 구성의 5코어, L2-L3캐시 확확쳐냄, GPU Mali G68 2코어인데 어떻게 엑시노스 2500에 들어갈 SF3공정과 같다고 보죠??

공정은 같은거고 칩의 면적이 커지는만큼 수율이 낮아질거라고 봐야죠

공정은 같습니다. 쳐낼것도 없구요

제 말이 그건데 말 전달이 잘안된거 같아요

다음부턴 정정해서 말하도록 해야겠네요

둘다 공정 SF3 GAA공정인거 잘 압니다 

그니까 사실상 워치용 SF3공정수율이 50%전후라고 동일한 엑시 공정 SF3가 높을수가 없다고 말할려는게 뜻 전달이 잘 안되었네요

그건 다이 면적이 작은 W1000이 50% 나오는것이고

그보다 면적큰 2500은 50%가 현재로선 나올수가 없다가 맞겠죠.

아키텍쳐 상에서 쳐낸거라 말씀하셔야죠 난 또 공정상에서 무슨 스텝을 스킵하거나 그런거인줄요 ㅎ..

물론 칩 사이즈 커지거나 복잡도 증가하면 수율이 낮아지는건 맞습니다

처음에 말 전달을 잘못한건 제 잘못입니다

다이사이즈가 작은 워치 SF3 공정은 수율이 50%전후라면 다이사이즈가 훨씬 큰 엑시에 들어갈 SF3 공정은 공정 자체가 같더라도 당연히 공정 수율 낮아질수밖에 없음

이게 핵심내용이였습니다

공정에서 뭘 쳐냈나요? "아키텍쳐"단에서 쳐낸거죠. 왜 틀리게 말해놓으시고 공격적인 어조 베이스로 다른 분들한테 시비조로 대응하시나요.

그냥 제의견 말한겁니다 시비조로 들리셨다면 사과드리죠

W1000에 들어간 공정안에서 아키텍쳐와 캐시를 쳐낼만큼 쳤고 그 상태에서의 SF3 공정수율이 50%전후라는거 아닌가요?

그러면 엑시 2500의 공정수율이 50%전후라고 이해하면 될까요?

5월 테이프아웃에서 20퍼였으니 지금은 아마 30%대로 추정하는게 맞지 않을까 싶습니다. 뭐 50%는 말도 안되는 소리라고 생각하고요. N3B가 본양산 시작했을때 50% 언저리였으니... 

엑시노스 W1000에서 '쳐낼 거 다 쳐낸' 건 거의 없습니다. 거기 들어간 로직 게이트도 휴대폰 칩에 들어간 로직 게이트랑 똑같은 게이트고, S램셀도 똑같은 S램셀입니다. A78도 엑시노스 1280같은 칩에 들어간 것과 기본적으로 똑같은 그냥 A78입니다. 휴대폰향 칩과 다른 건 단지 소자들의 갯수가 다른 거고, '다 쳐낸' 건 없습니다.

휴대폰향 칩과 W1000사이의 수율 차이도 그냥 면적의 문제일 뿐이지, [[휴대폰향 칩에 들어있는 게 W1000에는 없으니까 W1000의 수율이 좋은 것이다]]라는 뉘앙스의 말을 할 만한 근거는 전혀 없습니다. 

그러면 반대로 W1000과 엑시2500에 공정수율은 비슷 또는 같다라는게 성립되죠

CPU, GPU 코어수부터가 차이가 큽니다 캐시도 다르죠

W1000이 다이사이즈가 작아서 50% 전후 공정수율이 나오는건데 다이사이즈가 훨씬 큰 엑시2500이 공정수율이 비슷할거라는게 어떻게 가능하죠?

엑시와 W1000 관계에서

처냈다는 표현은 적절하지 않아 보이네요

두 칩셋간에 그정도 관계성이 있어 보이진 않습니다

현재 시중에 나온 SF3 공정쓴거는 W1000밖에 없어요

워치나 엑시나 둘다 같은 SF3공정입니다

그 워치 공정수율이 50%전후랍니다

그러면 다이사이즈 훨씬 큰 엑시는 당연히 수율이 줄어듭니다

그 과정에서 워치랑 비교해서 엑시대비 훨씬 쳐냈다는거죠 

그걸로 공정수율 예상하는겁니다

공정수율을 예상하는 댓글 적은거였는데 관계성이 없다고 하면 할말이 없네요

현기술로 다이사이즈가 훨씬 큰걸 생산하는데 공정수율이 다이사이즈가 작은거에 비해 더 높을수가 없지 않나요?그걸 말할려는거였어요

그래야겠네요