삼성전자, 인텔 등 반도체 기업이 극자외선(EUV) 공정 중 발생하는 패터닝 오류를 보완하기 위한 유도자기조립(DSA) 기술을 연구 중이다. 업계에서는 DSA가 High-NA EUV가 사용되는 1.4nm 공정과 10nm 이하 D램 공정부터 상용화될 것으로 보고 있다.

9일 업계에 따르면 지난 2월 열린 국제광공학회(SPIE) 어드밴스드 리소그래피+패터닝 학회에서 인텔, 삼성전자, 머크, 인테그리스, 도쿄일렉트론(TEL) 등 기업들이 DSA 관련 기술을 소개했다. 

DSA는 차세대 패터닝 기술 중 하나다. EUV 공정 중 발생하는 스토캐스틱(Stochastics) 오류를 보완하는 형태로 연구가 진행되고 있다. 스토캐스틱은 임의적이면서 반복적이지 않은 패터닝 오류를 뜻하며, EUV 패터닝 오류의 50%를 차지하는 것으로 알려졌다.