바로 그 이야기입니다....   

아무리 L3이 거세된 L2의 땜빵을 뛴다고 해도 근본적으로 L2의 역할을 제대로 해줄리가 없으니....    

그런데 다이샷 보면 이번에도 L2가 빠진게 아닌가 하는 생각이 들어버리고 있습니다...  

빅코어와 리틀코어간 캐시동기화가 안되어 있으면 리틀코어와 빅코어간 태스크.인수인계시 크리티컬 데이터들이 제대로 인수인계가 안되면서 데이터들을 저 멀리 있는 문서고, 즉 DRAM에서 일일히 꺼내와야 하는 사태가.발생합니다.

그래서 9810 초기에 c기반 깡코드 측정하능 긱벤에서의 점수는 쩌는데 미들단이 복잡하게 얽혀있는 그런 현시창 계열 벤치에서는 이상하게 포텐이 안터지는 상황이 발생했을 것으로 의심.....(물론 그 포텐발동부전의 원인이 그것만은 아니겠습니다만....)

데이터를 DRAM에서 꺼내온다구요?

동기화 하는거랑 DRAM에서 꺼내오는거랑 속도가 하늘과 땅 차이 수준이 아닌가요?

왜 이렇게 비효율적이게 설계를 했는 궁금하네요

M3가 설계가 덜 끝난 부분을 빼고 출시했을 수도 있죠....

실제로 그런 루머가 있기도 했고.

L2가 없다 쳐도 그나마 L3쪽에서 실드쳐 주는 게 있어서  코빙턴급의 막장사태는 일어나지 않을 것을 생각 됩니다.