11nmLPP

- 14nmLPU의 하프노드 공정

- 10nm 백엔드와 6.75T 셀 도입

- 14nm 노드 대비 셀 면적 19% 감소

 

 

10nmLPE / 10nmLPP

- 14nm 시리즈의 풀노드 공정

- 68nm CPP, 48nm M1Mx, 42nm 핀피치, 8.75T 트랙 도입

- 14nm 노드 대비 셀 면적 32% 감소

 

 

8nmLPP

- 10nm의 하프노드 공정

- 64nm CPP, 44nm M1Mx​, 8.59T 셀 도입

- 10nm 노드 대비 셀 면적 15% 감소

 

 

8nmLPU

- 2세대 8nm 공정

- 저전력 ULVT, 1Fin 셀 도입

- 8nmLPP 대비 면적 소폭 감소

 

 

7nmLPE

- 8nmLPP의 개선 공정

- 35nm 핀피치 도입

- CA(Contact) EUV 도입

 

 

7nmLPP

- 10nm 시리즈의 풀노드 공정

- 54nm CPP, 40nm M1, 36nm M2, 27nm 핀피치, 6.75T 셀 도입​

- 10nm 노드 대비 셀 면적 40% 감소​

 

 

6nmLPP

- 7nmLPP기반 개선

- Single diffusion break (SDB) 도입​

- 7nmLPP 대비 셀 면적 10% 감소

 

 

​​5nmLPE

- 7nmLPP기반 미들엔드, 백엔드 개선

- Single diffusion break(SDB), X-Couple, 1Fin 6.0T 셀 도입

- 7nmLPP 대비 셀 면적 25% 감소​

 

 

​​4nmLPE

- 5nmLPE기반 개선(7nmLPP의 풀노드?)​

- 28nm M1, 32nm M2, 25nm 핀피치 도입​​

- 7nmLPP 대비 셀 면적 45% 감소​​? 

 

 

​​3nmGAE

- 7nmLPP의 풀노드 공정

- 프론트엔드 MBCFET 도입

- 7nmLPP 대비 셀 면적 45% 감소, 성능 30%, 소비전력 50% 개선​​

 

================================================

 

삼성이 발표한 내용대로 정리해보았습니다...

 

 

​현재 밝혀진 대로라면 이정도 차이인듯하네요.

​6nmLPP까지는 TSMC N6FF처럼 SDB 도입으로 7nmLPP 대비 셀 간격을 줄여서 물리적인 면적을

10% 줄이고

 

5nmLPE도 기본적으로 프론트엔드는 7nmLPP와 동일하고 1Fin구조의 6.0T 트랙과

Smart Area Scaling(​SDB, X-Couple)​라고 명칭한 자사 기술을 써서 셀 면적을 7nmLPP 대비

25% 줄이는 방식입니다.

 

 

 

 

이전 언급처럼

 

​Single diffusion break(SDB)는 셀을 좌/우로 줄여주고(이론상 20% 감소라는데 사실상 10% 감소)

X-Couple​은 셀을 대각선을 줄여주는 기술이라고 보면됩니다.

 

메탈트랙은 숫자가 낮을 수록 셀의 높이를 줄여줄수 있구요....(6.75T에서 6.0T면 11% 높이 감소?)

 

 

즉 5nmLPE는 피치케이트를 M피치등을 7nmLPP에서 안건드리고

7nmLPP 대비 물리적인 면적을 줄이고 성능을 개선했다고 보면됩니다.

 

 

 

4nmLPE부턴 핀피치, M1, M2등 피치가 개선된다는데 사실상 4nmLPE가

7nmLPP의 풀노드급 공정이라고 봐도될거같네요.....

 

일단 정황상

 

5nmLPE는 현재 삼성내부에서 세계최초 7nm EUV SoC 엑시노스9825 런칭 마냥

발빠르게 움직이고있어서 런칭이 TSMC보다 빠르면 빨랐지 느리진 않을듯합니다.....

 

물론 어디까지나 삼성파운드리의 수율이 잘나왔을때 문제;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;

 

이 구도대로라면

 

2020년 3분기  : 삼성 5nmLPE 제품런칭(노트11?)

2020년 4분기 :  TSMC 5nmFF 제품런칭(애플 A14? 화웨이 기린?)

2021년 2분기 : 삼성 4nmLPE 제품런칭(S12?)

2021년 4분기 : TSMC 5nmFFP 제품런칭(애플 A15? 화웨이 기린?)

 

될듯하네요....

 

4nmLPP가 있었음 2021년 3분기에 4nmLPP로 TSMC 2세대 5nmFFP를 대응할텐데...

최근 로드맵에서 삭제되서 4nmLPE 이후엔 MBCFET이 적용된 3nmGAE가 나옵니다......

 

이게 과연 2022년 2분기에 나올지 공격적으로 2021년 3분기에 나올지 ㅡㅡa

 

 

 

 

 

 

 

 

P.S

재밌는게 삼성의 저번 발표대로라면 3nmGAE는 4nmLPP의 백엔드와 호환된다라고

언급했습니다....

 

지금 현재 4nmLPP는 로드맵에서 삭제된데다, 보통 LPP는 LPE 대비 프론트엔드나

미들엔드 살짝 개선이니 4nmLPP랑 4nmLPE의 백엔드가 동일하다치면

 

3nmGAE와 4nmLPE의 백엔드는 동일하고 프론트엔드가 FinFET이냐 MBCFET이냐의

차이 정도겠군요...즉 면적은 동일하다는거??ㄷㄷㄷㄷ

 

4nmLPE의 노드 스펙상 7nmLPP의 실질적인 풀노드급 변화이고 그나마 TSMC N5/N5P에

근접한 밀도이긴하지만 면적이나 밀도 개선에 있어선 확실히 TSMC 대비 보수적으로 하고있습니다.

 

무리하게 단가높아지고 수율 안나올바엔 모험하지 않겠다는 심산인듯한?