7nm(N7)

- 10nm(N10) 공정의 풀노드 공정

- ArFi 멀티패터닝

- 16nm(N16) 대비 성능 40%, 소비전력 65%, 면적 70% 개선

- 2018년 3분기 탑재 제품 출시​

 

 

7nmP(N7P)

- 7nm(N7) 기반 2세대 공정 

- ArFi 멀티패터닝

- 프론트엔드, 미들엔드 개선

- 7nm(N7) 대비 성능 7%, 소비전력 10% 개선

- 2019년 3분기 제품화

 

 

7nm+(N7+)

- 메탈레이어층에 EUV 싱글패터닝 적용된 공정

- Single diffusion break(SDB) 도입

- 7nm(N7) 대비 성능 10%, 소비전력 15% 개선, 면적 10% 개선

- 2019년 4분기 제품화 예상

 

 

6nm(N6)

- 7nm(N7) 기반 공정

- 7nm+(N7+) 대비 더 많은 EUV 레이어 사용

- Single diffusion break(SDB) 도입

- 7nm(N7) 대비 면적 10%, 소비저력 10% 개선

- 2021년 3분기 제품화 예상

 

 

5nm(N5) 

- 7nm(N7) 공정의 풀노드 공정

- Single diffusion break(SDB) 도입

- 7nm(N7) 대비 성능 15%, 소비전력 30%, 면적 35% 개선

- 2020년 3분기 제품화 예상

 

 

5nmP(N5P)

- 5nm(N5) 기반 2세대 공정

- 프론트엔드, 미들엔드 최적화

- 5nm(N5) 대비 성능 7%, 소비전력 15% 개선

- 2021년 3분기 제품화 예상

 

 

3nm(N3)

- 5nm(N5) 공정의 풀노드 공정

- MBCFET가 아닌 FinFET방식 구조

- 2022년 4분기 제품화 예상

 

 

===================================================

 

여기도 촘촘하네요....

 

7nm+(N7+)은 현재까진 기린990 5G SoC 한정으로

TSMC 실적 발표에서도 매출비중이 아주 낮은 사실상 스쳐지나가는 공정입니다....

 

 

7nmP(N7P) 같은 경우는 현재 애플 A13, 퀄콤 스냅드래곤865 등등 제조에 사용되고

저는 내년 Zen3에도 쓰일것으로 예상중입니다.

7nm+(N7+) 대비 장점은 기존 설계한 7nm(N7) 디자인 칩이 그대로 호환되서 마이그레이션 가능해서

재설계 여지를 줄일수있습니다.

 

반대로 7nm(N7)과 7nm+(N7+)은 IP 호환불가 입니다. 무조건 재설계해야함....

 

 

 

그렇기때문에 6nm(N6)이 등장한듯하네요.

SDB도입으로 밀도랑 면적은 7nm+(N7+)과 동일하지만

6nm(N6)은 7nm(N7)나 7nmP(N7P)랑 호환되는데다 EUV를 7nm+(N7+)보다 더 많이씁니다.

 

단 출시 시기가 삼성 6nmLPP보다 조오오금은 느린듯하네요......

 

 

5nm(N5)는 성능을 떠나서 면적이랑 밀도는 삼성 5nmLPE 대비 공격적입니다.

삼성의 경우 4nmLPE부터 면적이 TSMC 5nm(N5) 및 5nmP(N5P)에 근접하지만

밀도는 여전히 밀릴것으로 보이네요.....

 

3nm(N3)도 비슷하게 삼성 3nm 시리즈 대비 공격적인 밀도랑 면적이 될듯하지만

TSMC 3nm는 여전히 FinFET입니다. TSMC는 2nm공정부터 MBCFET으로 넘어갈것으로 예상됩니다.