기존 극자외선(EUV) 노광기로도 3나노 '싱글 패터닝'을 구현할 수 있는 반도체 공정 기술이 개발됐다. 싱글 패터닝은 노광기에서 웨이퍼 위에 반도체 회로 모양을 한 번에 찍어내는 것을 말한다. 여러 번 회로를 찍는 '멀티 패터닝'을 할 때보다 생산 비용이 크게 줄어든다.

당초 반도체 업계는 3나노 EUV 싱글 패터닝이 차세대 '하이(High)-NA' 노광기에서만 가능할 것으로 예상했다. 하지만 ASML과 IMEC이 공동 연구개발을 통해 기술 구현을 앞당겼다. 삼성전자 등 반도체 제조사들은 장비 투자비용을 절감할 수 있을 것으로 기대된다.

2일 벨기에 반도체 연구 허브 IMEC은 ASML의 1세대 EUV 노광기 'NXE:3400B'로 3나노 싱글 패터닝 기술을 구현했다고 밝혔다. IMEC은 지난달 말 미국 새너제이에서 열린 세계적인 광학회 'SPIE'의 첨단 리소그래피 학회에서도 기술을 소개했다.

기사 더 읽기