7LPE

일단 엑시노스9825에 쓰인

7LPE는 8LPP에서 핀피치만 좀 줄고 CA에 EUV 도입되서

내부 로직 밀도는 8LPP 대비 올랐지만 면적 개선은 없으니

사실상 과도기 7나노 EUV 공정입니다...(엄밀히 따지면 8나노 EUV 공정 ㅋㅋ)

 

 

7LPP

7LPP 부터 본격 제대로 7나노 공정이고

TSMC N7/N7P 대비 면적이 5~8% 더 작은등 꽤 공격적이지만

성능은 정작 TSMC N7 수준으로 실망스럽고 수율도 껄쩍지근해서 아쉬움이 많았던 공정이죠....

6LPP랑 5LPE 나오면 자연스레 단종될 공정으로 보임...

 

 

6LPP

6LPP는 7LPP에서 프론트엔드, 미들엔드 스펙은 유지하고

백엔드에 SDB 도입으로 면적 10% 개선, 소비전력 10% 개선한 하프노드입니다.

7LPP에 성능 미달했던게 6LPP에서 개선됬을 가능성이 아주 높습니다.

2021년 5나노 공정을 쓰지못한 메인스트림부터 하이엔드까지 다양하게 쓰일 공정으로 보입니다.

 

 

5LPE

5LPE도 7LPP에서 프론트엔드, 미들엔드 스펙이 유지됩니다.(약간의 최적화는 있을듯)

6LPP에서 M2가 48nm에서 36mm로 줄어들고, 트랙도 6.75T에서 6.0T 고밀도로 셀높이가 줄고

1FIN 도입으로 7LPP 대비 밀도 33% 향상, 면적 25% 감소, 성능 11%, 소비전력 20% 향상되었습니다.

2021년 플래그십 공정이 될것입니다.

 

 

5LPP

기존에 없었다가 최근 로드맵에서 추가됬습니다. 아마 기존 로드맵에 있던

5LPE에서 M3가 32nm로 바뀌고 M1는 28nm로 바뀐 4LPE공정이 리네이밍 됬을 가능성이 높습니다.

5LPE 대비 면적이랑 밀도가 꽤 개선됬지만 4나노 이름으로 마케팅하기 약간 애매했던지라

(5LPE가 5나노로 부르기 아쉬웟다면 5LPP는 레알 5나노급)

4LPE는 2세대 5나노인 5LPP로 흡수 됬을것으로 추정됩니다.

2022년 4나노 공정 이하의 메인스트림~하이엔드까지 다양하게 쓰일 공정으로 6LPP를 대체할것으로 보입니다.

 

 

4LPP

갑자기 또 등장했습니다. 5LPE/4LPE 등등이 기존 7LPP 베이스에 백엔드만 개선한 공정이라면

4LPP는 5LPE 기준 풀노드 급으로 개선한 진퉁 4나노 공정으로 추정됩니다. 실질적으로

2022년에 TSMC 2세대 5나노인 N5P와 경쟁할것으로 보이며

2022년 플래그십용 스냅드래곤 및 엑시노스 생산 공정으로 보입니다.

 

 

3GAE

프론트엔드에 GAAFET이 적용되는 첫 노드입니다.

백엔드는 4LPP와 동일할것이고 프론트엔드가 FinFET에서 GAAFET으로 향상됬을겁니다.

빠르면 2022년 3분기쯤 볼수있을것이고 보수적으로 보면 2023년 1분기일것으로 보입니다.

 

 

 

대충 이럴듯합니다.

당장 3GAE가 5LPE 대비 면적이 35%나 개선된다는거 보면

4LPP 백엔드가 3GAE랑 동일하다치면 4LPP도 5LPE 대비 면적이 35% 개선일겁니다.

(4LPE가 5LPE 대비 면적 15~20% 개선 추정....)