삼성파운드리 신규 로드맵대로라면

 

 

14nm -> 10nm -> 7nm -> 4nm -> 3nm

 

거칠때 마다

Pitch Scaling New

Structure

 

라고 표시하고 있습니다. 즉 풀노드 개선의 새로운 노드라는 소리인데

 

 

4LPE/4LPP -> 3GAA도

 

Pitch Scaling New

TRArchitercture

 

라고 표시합니다.

 

즉 피치 스케일링으로 면적이 개선되는 풀노드에

새로운 트랜지스터구조(MBCFET)을 갖는다는 소리입니다.

 

 

 

그동안 저는 3GAA의 경우 4나노 공정 백엔드에

프론트엔드, 미들엔드 개선되고 GAAFET이 적용된다라고만 생각했는데

 

꼭 아닐 가능성이 높아보입니다.

 

 

 

현재 로드맵에있는 3GAP는

4LPE/4LPP 백엔드를 호환되지않는 완전 풀노드 개선에 GAAFET이 적용된 공정이고

 

 

 

지금은 로드맵에 안보이는 1세대 3나노인 3GAE의 경우

4LPE/4LPP랑 백엔드가 같고 

프론트엔드, 미들엔드 개선에 GAEFET 적용된 공정이라고 생각해볼수있습니다.

 

즉 과도기 3나노 MBCFET 공정인것이죠.

 

 

 

이거 어디서 많이본 공정입니다.

바로 엑시노스9825에 적용된 7LPE 공정입니다.

 

 

해당 공정이 바로 8LPP 베이스에서 핀피치가 살짝 축소되고

CA 한정으로 EUV가 적용된 과도기 7나노 EUV 공정입니다.

핀피치가 좀 축소됬지만 Metal이나 CPP는 그대로라서

면적은 8LPP에서 전혀 변하지 않은 공정이죠....

 

 

이런 과도기 3나노 MBCFET 공정이 딱 엑시노스 한정으로 쓰기 좋아보이긴합니다.

외부 고객용으로 쓰기보다는요.

세계최초 런칭 타이틀로도 쓰기 좋으니ㅡㅡa;

 

그래서 로드맵에선 사라졌지만 양산한다는 뉴스가 나오는거보면 2023년향 엑시노스2300(가칭)

한정으로 쓴다는 이야기겠죠.

 

 

 

<요약>

 

- 삼성파운드리 신규 로드맵대로라면 Pitch Scaling New라고 표시된 3나노 공정인 3GAP도

4나노인 4LPE/4LPP랑 전혀 다른 풀노드 공정으로 보임, 즉 면적도 크게 개선되고 성능 크게 개선

 

- 로드맵에서 사라졌지만 양산을 한다는 1세대 3나노인 3GAE는 아마 4LPE/4LPP랑 백엔드는

동일하고 프론트엔드, 미들엔드 개선에 MBCFET 적용한 공정으로 보임, 과도기 3나노 MBCFET 공정?

 

- 이와 비슷한 과도기 공정이 바로 엑시노스9825 제조에 쓰인 7LPE 공정임, 해당 공정도

8LPP 베이스에 핀피치만 조금 축소되고 CA한정에 EUV마스크가 적용된 공정이고 8LPP 대비 면적 개선없음