한양대학교 안진호 교수님 인터뷰 내용입니다.

 

반도체 제조 업체 중 EUV 페리클을 사용하는 업체는 TSMC (자체개발)

삼성은 '못' 사용 (현 수준의 페리클으로는 생산성 열화가 생기는데 삼성은 그것을 커버할 만큼의 장비 수가 부족)

 

* 참고

현재 세계 EUV장비의 50%를 TSMC가 보유

 

 

페리클 현황

 

 

 

TSMC 자체 개발 페리클 정보

투과율은 86% 낮지만 많은 장비수로 커버

 

 

 

페리클 가격

83% 투과율 : 18000달러

90% 투과율 : 35000달러

 

 

 

EUV 멀티패터닝

TSMC M1 레이어에서

32nm Pitch(위 일부 자막오타) EUV 패턴 구현 후

SADP로 멀티패터닝 구현중

16nm Pitch의 패턴을 EUV로 한번에 구현이 가능한데 멀티패터닝을 하는 이유는 LER개선을 위함

 

 

 

​​​​​

정확한 이유는 불분명하지만

페리클 / EUV 멀티패터닝을 통한 LER향상 등이 분명 수율에 기여할 것이며

실제로 EUV 적용 노드에서 TSMC가 삼성대비 수율이 월등히 높다고 알려짐

 

 

 

인텔의 EUV?

인텔은 꾸준히 EUV에 대한 연구를 지속해왔고 실제로 현재바로 양산적용 까지 가능한 수준

EUV 기술 수준만을 보면 인텔이 업계선두로 예상 @ 교수님 의견

 

 

 

EUV 다음은?

 

 

 

ASML을 통한 페리클 테스트 비용

100억

(테스트를 위한 인력 운영 및 페리클 파손 시 PM비용 등을 포함)