엑시노스9825 제조공정으로 쓰였던 7LPE의 경우

정확히는 8LPP 공정 베이스에 핀피치만 살짝 줄고

CA에 EUV 마스크가 도입된 과도기 7나노 공정입니다.

8LPP 대비 밀도는 사아알짝 올랐지만 면적은 그대로여서

사실상 고밀도 8나노 EUV 공정같은 놈이죠.

스냅드래곤8 Gen1 제조공정으로 쓰였던 4LPX의 경우도

제가 인지한게 맞다면 5LPP와 동일한 공정입니다.

약간의 마이너옵션 정도는 있을순있는데 큰 의미는 없을거같네요.

최근 퀄콤 프로젝트 과업 리스트에

TSMC N4 공정 후속 제품으로 Samsung 3LPE로 잡혀있습니다.

이게 단순 오타일거같진않고..........

이것도 느낌상 먼가 핀펫 기반의 과도기 3나노 공정일거같은 느낌입니다.

4LPP 기반에 셀 사이즈가 줄어든 놈일거같은 느낌적인 느낌이드는군요.

저런 공정을 쓰게된 이유는 퀄콤이 4LPE를 쓰지않고 5LPP 변형 4LPX를

쓴거와도 같은 이유일거같습니다.

좀더 안정적인 수율과 공급이 가능한 공정을 선택하는것이죠........

결론 : 2024년 타겟으로 보이는 퀄콤의 Samsung 3LPE칩은 

4LPP 베이스 기반으로 과도기 3나노 공정?