이론상 4LPE부터

공정 백엔드 스펙이나 난이도가

TSMC N5/N5P/N4랑 비슷한 스펙이되었습니다.

하지만 TSMC와 같은 난이도의 FinFET 공정에서도

힘들어했는데...

과연 MBCFET 적용되는 3나노는 무사할런지 걱정이네요.

S.LSI는 링크드인 정황상

5LPP 건너 뛰었듯이

4LPP 건너 뛰고 바로 3GAE 갈겁니다.

재밌는게 링크드인 퀄콤 차기 플래그십 프로젝트 내역에

3LPE 라는 공정이 보입니다.

오타는 아닌거같고....아마 4LPP 베이스에

내부로직 살짝 바뀌고 MBCFET 도입된 공정이 아닐까라고

생각됩니다.

정황상 2024년에 나올 퀄콤 플래그십 칩에 적용될것으로

보이는데...

그때당시 S.LSI는 3GAP를 쓰는 타이밍입니다.

이거 둘중 하나겠네요...

2024년 타겟 엑시노스가 공정 성능으로 스냅드래곤을 압살하거나

수율 망되서 목표 성능 미달에 유니콘화되서 올해처럼 보지도 못하거나 ㅡㅡa

퀄콤이 4LPX 같이 계속 변형 공정 쓰는 이유가

역시 안정적으로 공급 가능하면서 최신 노드로 마케팅이 가능한 공정이라서 그럴겁니다.

최신 선단 공정 쓴다고 무조건 좋은것도 아니고

그 리스크도 앉고 가는거니깐요.

지금 S.LSI 딱 그 상황 ㅠㅠ

3GAE/3GAP는 어쩔런지...ㅠ