어딘가에서 Zen 2 컴퓨팅다이 수율이 70% 정도 된다길래 Zen 2와 RDNA 2가 다이사이즈가 같을 때 동일한 수율이 나온다고 가정하고 Navi 31과 Navi 33의 수율을 계산해 보았습니다.

 <Navi 31>

<Navi 33>

분명히 같은 TSMC의 N7 공정임에도 불구하고, 31과 33의 수율이 약 12.9%와 34.8%으로 차이가 큽니다. 이것도 정확한 수율이라고 하기에는 무리가 있는 게 제조사에서 요구하는 요구 전압, SRAM과 연산 유닛의 비율, 양산 주차, 양산된 공장 등에 따라서도 수율이 또 달라집니다.

굉장히 극단적인 예시지만, 4LPE 수율이 20%라고 나온 보도에서의 기준이 만약 1000mm²짜리 칩이였다면 4LPE는 현존 5nm 이하의 공정 중에서 가장 좋은 공정이 됩니다. TSMC N5의 수율이 70%인데 만약 그게 10mm²짜리 칩이였다면 N5는 폐급 공정이 되는 거고요. (만약에 진짜로 저렇다면 일반적인 플래그십 AP 기준 1% 밑의 수율일 겁니다)

수율이란 이 공정 A%, 저 공정 B% 등으로 그렇게 간단하게 따질 수 있는게 아니라고 알고 있는데 지금 미코에서 나오는 수율 얘기는 어떤 기준으로 정의되는 수율인지 궁금해서 써보았습니다.