일단 엑시노스가 설계가 부족한 부분이 있지만

거의 70%가 TSMC 대비 공정 성능이 부족한 이유 때문이 더 큰 상황입니다.

7LPP는 일단 최소 N7급 성능은 되니깐 예외로 치더라도

5LPE, 4LPX, 4LPE 모두 연속적으로 실망스러운 모습을 보여주었습니다.

삼성파운드리 기존 로드맵의 경우 이렇게 잡아놓았던것을

네이밍을 인텔 비슷하게 SF이니셜을 붙이면서(삼성파운드리 약자겠죠)

위와 같이 수정되었습니다.

https://meeco.kr/mini/36141960

해당 로드맵 관련해선 제가 일전에 포스팅한 내용들이 있습니다.

취소된 엑시노스2300와

올해 양산 예정인 텐서3는 SF4(4LPP)로 제조될것인데...

원래 4LPE가 냈어야하는 성능과 수율을 내는 공정일겁니다.

일단 카더라로 SF4(4LPP)의 경우 기존 5LPE, 4LPX, 4LPE처럼

양산했을때 PDK 성능 대비 안나오던 그런 이슈는 없는듯합니다.

즉 적어도 삼성파운드리가 목표하던 성능 만큼은 나온다는 소리죠.

TSMC 대비는 어떨진 몰라도....

차기작들 공정은

엑시노스2400 = SF4P(4LPP+)

엑시노스2500(가칭) = SF3(3GAP)

이렇게 갈 가능성이 높은데

일단 SF4(4LPP)로 제조되는 텐서3 상태를 보면 앞으로 나올 칩에 대한

성공 가능성이 보일듯합니다.

텐서3 클럭이 일단 상당히 높은듯한데 말이죠...(양산때도 이리나올런진 모르겠지만)