미니 3나노 수율은 뭐 TSMC 높은건 FinFET인것도 감안해야겠죠
- 흡혈귀왕
- 조회 수 1336
- 2023.01.02. 22:09
삼성은 MBCFET이니깐요..
일단 삼성은 아직 수율을 크게
기대하기보단 목표 성능 대비 테스트 베드에서
성능 안나오는 문제 잡는게 시급할겁니다.
다행히도 SF4(4LPP)부턴
테스트 베드에서 성능이 곤두박질치는
이슈는 잡은듯하네요.
수율은 아직이지만
4LPE때처럼 20% 같은 말도안되는 수치는 아닌듯합니다.
제 생각은 반대인게 파운드리는 분야가 많고 구공정에 대한 시장수요 또한 강합니다. 매출기준 점유율을 보면 10nm 16nm는 물론이고 십수년도 더 된 28nm 이런게 한 따까리 하고 있습니다. 60nm 90nm도 여전히 활발합니다.
반면에 메모리 시장은 선단, 차선단 공정의 매출 점유율만 기형적으로 높습니다. 표준화가 잘 되어있고 생산성이 중요한 까닭입니다. 그리고 마이크론은 현재 1알파, 1베타 등 그야말로 컷팅엣지 분야에 DUV를 적극적으로 적용하는 중입니다. 3사별 1알파 노드의 비트기준 점유율도 마이크론이 제일 높고요.
DRAM에 EUV 도입은 장단점이 얽혀있어서 로직하고 비교하기 좀 힘듭니다.
일단 메모리는 공정 개선에 따른 효과가 생각보다 엄청 크지 않습니다.
제조사 입장에서 쉬링크 효과로 원가절감되는게 필요하니까 하는거지, 공정 미세화로 얻어지는 소비전력 감소, 스피드 향상이 고객 입장에서 그렇게 크리티컬한 선택 요인이 아닙니다.
호환성때문에라도 jedec 표준 스피드만 보증되면 충분하다는 느낌.
시장 측면으로보면 파운드리는 공정성능, 수율로 어필해서 주문 못 받으면 공장 가동률 망하지만 메모리는 제품별 수요 예측해서 미리 찍어놓으면 언젠간 팔 수 있거든요.
사실상 기본 가동률이 파운드리랑 비교가 안 되고 그 엄청난 캐파를 상시 돌리고 있다는겁니다.
이걸 전제로 깔면 이해가 되는 부분이, 어설프게 공정 미세화했다가 불량 터지면 해당 물량이 엄청나서 수습하기 힘듭니다.
귀책 문제 제대로 처리 못 하면 물량 교환이든 향후 계약 패널티든 고객사한테 내줘야되는게 크고요.
그래서 공정 미세화해서 양산성공했다고 이전 공정 제품 다 빼는게 아니라 이후 몇 년동안 여러 세대 제품이 같이 생산됩니다.
이런저런 이유로 메모리에서 공정 미세화는 개발은 계속되고 빠르지만 양산 적용과 세대 교체는 엄청 보수적으로 진행된다는거.
여기에 EUV 공정이 끼어들면 장비 수급문제, 상대적으로 삼성보다 부족할 EUV 공정 노하우, EUV 장비가 있어봐야 충분하지 않으면 제품 한 종류 캐파도 감당 못 하게 되는 점 등등 발목잡을 이유가 늘어나고요.
다만 EUV 공정 도입 지연이 불리하게 작용하는 시점은 분명히 올겁니다.
메모리 시장 전망이 안 좋아서 삼성 빼고는 투자 감축에 감산까지 계획하는 상황이라 당장은 두드러지지 않겠지만요.
DRAM의 경우 선폭이 좁아지면 케페시터를 형성하는게 힘들기때문에 아직도 10nm대 공정을 유지하고 있는게 가장 큰 이유입니다.
DUV와 EUV의 경우는 생산 단가의 문제가 있는데 아래 링크에서 대략적인 정보를 얻을수 있을듯합니다.
2030년 인간은 죽지 않는다…영생 유전자 깨울 'AI'
엊그제 부터 도는 SF3 수율에 대한 루머들은, 한귀로 흘려야 할거 같은 느낌이군여 ㅇㅇ