차기 스냅드래곤 (2세대)에서,

4nm 공정 개선: BEOL RC Delay 20% 이상 감소, Ring Oscillator 성능 +4%

이 부분이 좀... 거시기합니다. (관련하여 좀 더 고급레벨 반도체 지식들에 대해

모 회원분으로부터 많이 배웠습니다. 구글링해서 전공책 등을 뒤져볼 예정...)

저것을 적용한다면, TSMC N4P가 퀄컴 AP를 담당하는 라인은

대외적으로 널리 알려져 있는 'N4 대비 같은 소비전력, 성능 +6%'

보다 약간 더 성능향상폭이 클 수도 있다는 뜻이 됩니다.

이 경우, 엑시노스 2400의 성패는 또다시 파운드리로 공이 넘어갈 수 있습니다.

스냅드래곤 8 Gen 3의 타깃 클럭이 얼마인지는 엑시노스 2400과 달리

그럴듯한 값이 알려지지 않아서 정확히는 모르겠습니다만,

파운드리에서 제 성능이 나와줘야 엑시노스 2400이 경쟁을 해 볼 만하니까요.

단, 루머대로 SF4P(4LPP+)가 정말 TSMC N4P급이라는 전제 하에 말입니다.

왜냐면, 정말로 그렇다면 위의 클럭 타깃에서 PDK(Process Design Kit)**

상에서 제시되는 성능 수치를 달성해야 하기 때문이죠. 안 그러면 말짱 도루묵...

** PDK: 파운드리에서, 고객사들한테 전달하는 기본적인 데이터파일 세트를 가리킴.

이러한 우려가 있을 수 있는 까닭은 그 폭망 공정(...)인 4LPE에서

2200이 HD셀로 제조된 것이라고 하므로(구글링하면 다이샷에서 나옴),

2400도 HD셀일 텐데, HD셀 성능이 잘 나와야 2400이 성공할 수 있기 때문입니다.